改善硅介质界面的均匀性和降低表面粗糙度的方法技术

本发明专利技术揭示一种在硅表面和介质层之间形成平滑界面的方法，包括在硅上表面上形成介质层前，在硅衬底的上表面（１７０）上形成薄非晶区域（１８０）。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及改善硅和氧化硅界面的硅表面均匀性和降低表面粗糙度的方法。(2)
技术介绍
随着器件尺寸的减小，栅氧化物的厚度降低到小于2nm。在这种厚度范围内，表面粗糙度和不均匀性对于器件特性有显著的影响。图1表示一种典型的MOS晶体管。如前所述，栅介质(gate dielectric)20的厚度能够小于2nm。对于大部分MOS晶体管来说，栅介质20包括在硅表面上形成的氧化硅。栅极30、侧壁构造40、漏极区域50和源极区域60也构成MOS晶体管。使用标准的众所周知的工艺技术能够形成图1所示的MOS晶体管。在动作中，将适当的电压施加在栅极30、漏极50、源极60和衬底区域10上，以便形成耗尽型区域70和反转(inversion)区域80。反转区域80形成在硅衬底/栅介质界面90上形，并具有自由载流子。正是由于这些反转区域80中的自由载流子从源极区域60到漏极区域50的运动，导致产生晶体管的漏/源电流。对于给定的施加电压所产生的晶体管电流量，依赖于这些自由载流子流过反转区域80的比例。图2表示用于说明图1中部分100的硅衬底/栅介质界面的放大图。其中，硅衬底/栅介质界面90不是光滑的，而是以阶梯状画出的粗糙的界面。自由载流子在流过反转区域时，在这种反转区域110中与这些阶梯(或者表面粗糙度)碰撞。这些碰撞阻碍了载流子110的流动。在薄栅介质(即小于2nm)的场合，由于存在于反转区域80中的使得自由载流子110撞击界面90的高电场而加强这些碰撞。此外，由于存在表面粗糙度，导致栅介质层20的厚度不均匀。随着栅介质层的厚度减小，这种不均匀性变得越来越重要。在&;lt;100>硅表面上实现原子量级上的平坦表面是极其困难的，并且随着圆片直径的增加而变得更加具有挑战性。因此，需要一种方法来产生原子量级上的平坦的硅衬底/栅介质界面。(3)
技术实现思路
本专利技术要解决的技术问题是提供用于在硅衬底和介质层之间形成原子量级上的平滑界面的方法。在形成介质层前，在硅衬底的表面上形成薄非晶区域。使用众所周知的热生长或者薄膜淀积技术，形成介质层。特别，这种方法包括提供具有上表面的硅衬底，通过将所述上表面暴露在卤核素(halogen species)中，在所述上表面形成非晶区域，并在所述非晶区域上形成介质层。(4)附图说明为了更加完整地理解本专利技术及其优点，下面参照附图进行说明，其中相同的参照标号表示相同的特征。图1表示一种典型的MOS晶体管的剖视图。图2表示图1所示的MOS晶体管的硅衬底/栅介质界面的部分放大剖视图。图3表示用于说明本专利技术方法的流程图。图4表示形成非晶区域的硅衬底区域部分的剖视图。图5表示形成在图4的剖视部分上的非晶区域的剖视图。图6表示形成在图5的剖视部分上的栅介质层的剖视图。图7(a)表示按照已知的方法形成硅/氧化硅界面的TEM微观图。图7(b)表示按照本专利技术的方法形成硅/氧化硅界面的TEM微观图。(5)具体实施方式下面，参照附图对实施本专利技术的最佳实施形态进行说明。实施例1本专利技术包括在形成介质层前，在硅表面上形成非晶区域。如图2所示，形成非晶区域能够消除如图2所示的表面粗糙性。形成形成非晶区域的方法包括将裸露的硅表面暴露在卤核素中。下面，将参照MOS晶体管进行描述。应该注意到能将在硅衬底表面和介质层之间形成平滑的界面的方法，用于需要这种界面的任何半导体器件中。图3表示用于说明本专利技术方法概略的流程图。在形成包含MOS晶体管的集成电路中，在形成包括MOS晶体管的栅极的介质层前，执行一些已知的工艺步骤，这些工艺步骤包括隔离形成、n-阱形成和p-阱形成，但并不受此限制。图4表示包含介质隔离结构140、各种n-阱区域150和p-阱区域160的硅衬底10的剖视图。在这种硅衬底10上形成栅介质层。如图3所示，本专利技术的方法的第1步是从硅衬底表面170去除任何薄介质层。在大部分情况下，这种薄介质层包括氧化硅。除氧化硅外，在表面170上还可以有包括氮化硅和氮氧化硅的其它的介质膜。在氧化硅的场合，能用湿式或者干式的方法去除薄介质膜。在本专利技术的实施例中，使用稀释HF溶液能去除氧化硅膜。这种稀释溶液包括在室温下49％HF的1∶100的稀释，用于完全去除氧化硅层的持续时间。在本专利技术的另一个实施例中，使用包括无水HF和异丙基乙醇的混合物的干式工序，去除氧化硅层。在从衬底的表面去除介质层后，如图3步骤120所述和图5所示，表面形成薄非晶区域。通过将硅衬底表面170暴露在卤核素中，形成图5所示的薄非晶区域180。较佳的是，卤原子或者分子处于能量被激励的状态和/或者硅衬底被加热。在本专利技术的实施例中，使用紫外线(UV)辐射使用含氯气体来产生被激励的氯(C1)核素。本专利技术中的氯核素涉及在暴露在UV辐射后，与氯核素相关的某些电子占有具有高能状态的氯核素。还能用UV辐射来加热硅衬底170的表面，根据所要的非晶体化程度温度在50℃到250℃的范围。含氯气体的流动能在150sccm到600sccm的范围变化，其典型值为350sccm。处理室内的压力设置在1torr到25torr之间，其典型值为6torr。使用前述的方法建立的非晶区域180是自限的，其典型层厚度为几埃。形成非晶区域180能够消除如图2所示的表面的粗糙度，并能改善栅介质层厚度的均匀性。除氯核素外，还能使用其它的卤核素来形成非晶区域。这些核素包括溴、碘和氟。虽然前述方法用UV激励进行描述，但也能用产生被激励的卤核素的任何合适的方法。这种方法可以包括等离子和微波激励。除前述的UV方法外，能使用任何合适的方法来加热圆片表面。这种方法可以包括利用对圆片保持器进行接触加热来实现。在许多情况下，本专利技术的方法的优点是以多处理室的成群设备方式进行。在这种处理设备中，下述的某些或者全部工序步骤在可被控制的环境下进行a)去除薄介质层，b)形成非晶层，c)顺序地形成氧化层或者介质层。这种优点是因为能不必将非晶区域暴露在氧化环境就形成介质层，而如在硅制造工厂的环境中圆片必须从一处理设备运送到另一处理设备，非晶还会暴露在氧化环境中。在形成非晶区域180后，能用低温自限处理在非晶区域180上形成可选择的保护氧化硅覆盖。图3说明这种可选择的步骤125。在本专利技术的实施例中，利用UV辐射，通过自限处理用含氧气体混合物生长大约6A的氧化硅。在本专利技术的实施例中使用氧气。形成这种保护的氧化硅覆盖层是可选择的步骤。是否形成这种保护覆盖层取决于包括是否使用群型处理设备等因素。如图6所示，在形成非晶区域180(并且如果形成氧化硅覆盖层)后，形成介质层190。图3表示形成这种介质层的步骤130。使用热生长或者薄膜淀积技术，形成介质层190。在本专利技术的实施例中，介质层包括氧化硅，并通过对包含非晶区域的硅衬底的表面进行加热和将被加热的表面暴露在包含氧核素的氧化环境内，形成氧化硅层。以往已有众所周知的利用热氧化方法形成氧化硅介质层。在形成介质层190后，利用已知的处理方法能实现MOS晶体管(或者任何其它的器件)。图7(a)表示按照已知的方法在硅表面上形成硅/氧化硅界面的TEM微观图。界面区域200示出了可见的表面粗糙度。图7(b)表示按照本专利技术的方法在硅表面上形成硅/氧化硅界面的TEM微观图。特别，在氧化处理前利用UV激励含氯本文档来自技高网...

【技术保护点】
一种在硅表面和介质层之间形成平滑界面的方法，其特征在于，包括给硅衬底提供上表面， 通过将所述上表面暴露在卤核素中，在所述上表面形成非晶区域，和 在所述非晶区域上形成介质层。

【技术特征摘要】
US 2000-11-10 60/247,4081.一种在硅表面和介质层之间形成平滑界面的方法，其特征在于，包括给硅衬底提供上表面，通过将所述上表面暴露在卤核素中，在所述上表面形成非晶区域，和在所述非晶区域上形成介质层。2.如权利要求1所述的方法，其特征在于，还包括在形成所述非晶区域前，从所述上表面去除薄介质层。3.如权利要求1所述的方法，其特征在于，所述形成非晶区域还包括将含氯气体暴露在紫外线(UV)辐射中，以便形成被激励的氯核素，将所述上表面的温度加热到50℃和250℃之间，将所述加热的上表面暴露在所述被激励的氯核素中。4.如权利要求1所述的方法，其特征在于，使用选自氧化硅、氮化硅、氮氧化硅和硅酸盐构成的一组材料，形成所述介质层。5.一种在硅...

【专利技术属性】
技术研发人员：ALP罗通达龙，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：US[美国]