半导体存储装置制造方法及图纸

在单元下部，形成有分别相当于驱动晶体管(PD1、PD2)、存取晶体管(PG1、PG2)、读出驱动晶体管(RPD1)以及读出存取晶体管(RPG1)的晶体管(N1～N12)。在单元上部，形成有分别相当于负载晶体管(PU1、PU2)的晶体管(P1、P2)。晶体管(P1、P2)分别与晶体管(N3、N8)在俯视时重合。N8)在俯视时重合。N8)在俯视时重合。

【技术实现步骤摘要】
【国外来华专利技术】半导体存储装置


本公开涉及一种包括立体构造晶体管的半导体存储装置，尤其涉及一种使用立体构造晶体管的双口SRAM(Static Random Access Memory：静态随机存取存储器)单元的版图构造。

技术介绍

SRAM广泛应用于半导体集成电路。SRAM中存在包括一个写入口和一个读出口的双口SRAM(例如专利文献1)。LSI的基本构成要素即晶体管通过缩小栅极长度(按比例缩小：scaling)而实现了集成度的提高、工作电压的降低以及工作速度的提高。但是，近年来，出现的问题是过度地按比例缩小会引起截止电流，截止电流又会引起功耗显著增大。为解决该问题，人们已开始积极对立体构造晶体管进行研究，即让晶体管构造从现有的平面型变为立体型。在非专利文献1、2中，作为新型装置公开了一种立体构造装置及使用其的SRAM单元(以下也简称为单元)，该立体构造装置是将立体构造的P型FET和N型FET沿与衬底垂直的方向层叠到衬底上而得到的。专利文献1：美国专利第9362292号(图1)非专利文献1：Ryckaert J.et al.，“The Complementary FET(CFET)for CMOS scaling beyond N3”，2018 Symposium on VLSI Technology Digest of Technical Papers非专利文献2：A.Mocuta et al.，“Enabling CMOS Scaling Towards 3nm and Beyond”，2018 Symposium on VLSI Technology Digest of Technical Papers

技术实现思路

‑
专利技术要解决的技术问题
‑
在本说明书中，针对将立体构造的P型FET和N型FET沿与衬底垂直的方向层叠到衬底上而得到的立体构造装置，参照非专利文献1的记载，称其为CFET(Complementary FET：互补场效应晶体管)。此外，将与衬底垂直的方向称为深度方向。然而，到目前为止，还没有人对使用CFET的双口SRAM单元的版图做具体的研究。本公开的目的在于：提供一种使用CFET的双口SRAM单元的版图构造。
‑
用以解决技术问题的技术方案
‑
第一方面的公开是一种半导体存储装置，包括双口SRAM单元，所述双口SRAM单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管以及第八晶体管，在所述第一晶体管中，一节点与供给第一电压的第一电源相连，另一节点与第一节点相连，栅极与第二节点相连，在所述第二晶体管中，一节点与所述第一电源相连，另一节点与所述第二节点相连，栅极与所述第一节点相连，在所述第三晶体管中，一节点与所述第一节点相连，另一节点与供给第二电压的第二电源相连，所述第二电压与所
述第一电压不同，栅极与所述第二节点相连，在所述第四晶体管中，一节点与所述第二节点相连，另一节点与所述第二电源相连，栅极与所述第一节点相连，在所述第五晶体管中，一节点与第一写入位线相连，另一节点与所述第一节点相连，栅极与写入字线相连，在所述第六晶体管中，一节点与第二写入位线相连，所述第二写入位线与所述第一写入位线构成互补位线对，另一节点与所述第二节点相连，栅极与所述写入字线相连，在所述第七晶体管中，一节点与所述第二电源相连，栅极与所述第二节点相连，在所述第八晶体管中，一节点与所述第七晶体管中的另一节点相连，另一节点与读出位线相连，栅极与读出字线相连。所述第三晶体管到所述第六晶体管分别由形成在第一层的第一导电型的立体构造晶体管构成。所述第一、第二晶体管分别由形成在第二层的第二导电型的立体构造晶体管构成，所述第二层与所述第一层不同，所述第二导电型与所述第一导电型不同，且所述第一、第二晶体管的至少一部分分别与所述第三、第四晶体管在俯视时重合。所述第七晶体管、所述第八晶体管包括形成在所述第一层的所述第一导电型立体构造晶体管，且沿所述第一晶体管到所述第八晶体管的沟道部延伸的方向即第一方向排列着形成。根据本公开，由第一晶体管到第八晶体管构成双口SRAM电路。此外，第三晶体管到第六晶体管分别由形成在第一层的第一导电型的立体构造晶体管构成。第一、第二晶体管分别由形成在第二层的第二导电型的立体构造晶体管构成。第七晶体管、第八晶体管分别包括形成在第一层的第一导电型的立体构造晶体管。也就是说，构成双口SRAM电路的第一晶体管到第八晶体管分别由立体构造晶体管构成。这样一来，能够实现使用CFET的双口SRAM单元。此外，第一、第二晶体管的至少一部分分别与第三、第四晶体管在俯视时重合。也就是说，第一、第二晶体管与第三、第四晶体管分别层叠起来。此外，第七、第八晶体管沿第一方向排列着形成。这样一来，能够减小双口SRAM单元的面积。因此，既能够实现使用CFET的双口SRAM单元，又能够减小双口SRAM单元的面积。第二方面的公开是一种半导体存储装置，包括双口SRAM单元，所述双口SRAM单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管以及第八晶体管，在所述第一晶体管中，一节点与供给第一电压的第一电源相连，另一节点与第一节点相连，栅极与第二节点相连，在所述第二晶体管中，一节点与所述第一电源相连，另一节点与所述第二节点相连，栅极与所述第一节点相连，在所述第三晶体管中，一节点与所述第一节点相连，另一节点与供给第二电压的第二电源相连，所述第二电压与所述第一电压不同，栅极与所述第二节点相连，在所述第四晶体管中，一节点与所述第二节点相连，另一节点与所述第二电源相连，栅极与所述第一节点相连，在所述第五晶体管中，一节点与第一写入位线相连，另一节点与所述第一节点相连，栅极与写入字线相连，在所述第六晶体管中，一节点与第二写入位线相连，所述第二写入位线与所述第一写入位线构成互补位线对，另一节点与所述第二节点相连，栅极与所述写入字线相连，在所述第七晶体管中，一节点与所述第一电源相连，栅极与所述第二节点相连，在所述第八晶体管中，一节点与所述第七晶体管中的另一节点相连，另一节点与读出位线相连，栅极与读出字线相连。所述第三晶体管到所述第六晶体管分别由形成在第一层的第一导电型的立体构造晶体管构成。所述第一、第二晶体管分别由形成在第二层的第二导电型的立体构造晶体管构成，所述第二层与所述第一层不同，所述第二导电型与所述第一导电型不同，且所述第一、第二晶体
管的至少一部分分别与所述第三、第四晶体管在俯视时重合。所述第七晶体管、所述第八晶体管包括形成在所述第二层的所述第二导电型的立体构造晶体管，且沿所述第一晶体管到所述第八晶体管的沟道部延伸的方向即第一方向排列着形成。根据本公开，由第一晶体管到第八晶体管构成双口SRAM电路。此外，第三晶体管到第六晶体管分别由形成在第一层的第一导电型的立体构造晶体管构成。第一、第二晶体管分别由形成在第二层的第二导电型的立体构造晶体管构成。第七、第八晶体管包括形成在第二层的第二导电型的立体构造晶体管。也就是说，构成双口SRAM电路的第一晶体管到第八晶体本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体存储装置，包括双口SRAM单元，其特征在于：所述双口SRAM单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管以及第八晶体管，在所述第一晶体管中，一节点与供给第一电压的第一电源相连，另一节点与第一节点相连，栅极与第二节点相连，在所述第二晶体管中，一节点与所述第一电源相连，另一节点与所述第二节点相连，栅极与所述第一节点相连，在所述第三晶体管中，一节点与所述第一节点相连，另一节点与供给第二电压的第二电源相连，所述第二电压与所述第一电压不同，栅极与所述第二节点相连，在所述第四晶体管中，一节点与所述第二节点相连，另一节点与所述第二电源相连，栅极与所述第一节点相连，在所述第五晶体管中，一节点与第一写入位线相连，另一节点与所述第一节点相连，栅极与写入字线相连，在所述第六晶体管中，一节点与第二写入位线相连，所述第二写入位线与所述第一写入位线构成互补位线对，另一节点与所述第二节点相连，栅极与所述写入字线相连，在所述第七晶体管中，一节点与所述第二电源相连，栅极与所述第二节点相连，在所述第八晶体管中，一节点与所述第七晶体管中的另一节点相连，另一节点与读出位线相连，栅极与读出字线相连，所述第三晶体管到所述第六晶体管分别由形成在第一层的第一导电型的立体构造晶体管构成，所述第一晶体管、所述第二晶体管分别由形成在第二层的第二导电型的立体构造晶体管构成，所述第二层与所述第一层不同，所述第二导电型与所述第一导电型不同，且所述第一晶体管、所述第二晶体管的至少一部分分别与所述第三晶体管、所述第四晶体管在俯视时重合，所述第七晶体管、所述第八晶体管分别包括形成在所述第一层的所述第一导电型的立体构造晶体管，且沿所述第一晶体管到所述第八晶体管的沟道部延伸的方向即第一方向排列着形成。2.根据权利要求1所述的半导体存储装置，其特征在于：所述第三晶体管到所述第八晶体管由并联的多个立体构造晶体管构成。3.根据权利要求1所述的半导体存储装置，其特征在于：所述第三晶体管、所述第五晶体管沿所述第一方向排列着形成，所述第四晶体管、所述第六晶体管沿所述第一方向排列着形成。4.根据权利要求1所述的半导体存储装置，其特征在于：所述第三晶体管、所述第六晶体管、所述第七晶体管沿与所述第一方向垂直的第二方向排列着形成，所述第四晶体管、所述第五晶体管、所述第八晶体管沿所述第二方向排列着形成。5.根据权利要求1所述的半导体存储装置，其特征在于：所述第二层在深度方向上位于比所述第一层高的位置。6.根据权利要求1所述的半导体存储装置，其特征在于：
所述第七晶体管、所述第八晶体管分别包括第一立体构造晶体管和第二立体构造晶体管，所述第一立体构造晶体管形成在所述第一层，所述第二立体构造晶体管以至少一部分与所述第一立体构造晶体管在俯视时重合的方式形成在所述第二层。7.一种半导体存储装置，包括双口SRAM单元，其特征在于：所述双口SRAM单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管以及第八晶体管，在所述第一晶体管中，一节点与供给第一电压的第一电源相连，另一节点与第一节点相连，栅极与第二节点相连，在所述第二晶体管中，一节点与所述第一电源相连，另一节点与所述第二节点相连，栅极与所述第一节点相连，在所述第三晶体管中，一节点与所述第一节点相连，另一节点与供给第二电压的第二电源相连，所述第二电压与所述第一电压不同，栅极与所述第二节点相连，在所述第四晶体管中，一节点与所述第二节点相连，另一节点与所述第二电源相连，栅极与所述第一节点相连，在所述第五晶体管中，一节点与第一写入位线相连，另一节点与所述第一节点相连，栅极与写入字线相连，在所述第六晶体管中，一节点与第二写入位线相连，所述第二写入位线与所述第一写入位线构成互补位线对，另一节点与所述第二节点相连，栅极与所述写入字线相连，在所述第七晶体管中，一节点与所述第一电源相连，栅极与所述第二节点相连，在所述第八晶体管中，一节点与所述第七晶体管中的另一节点相连，另一节点与读出位线相连，栅极与读出字线相连，所述第三晶体管到所述第六晶体管分别由形成在第一层的第一导电型的立体构造晶体管构成，所述第一晶体管、所述第二晶体管分别由形成在第二层的第二导电型的立体构造晶体管构成，所述第二层与所述第一层不同，所述第二导电型与所述第一导电型不同，且所述第一晶体管、所述第二晶体管的至少一部分分别与所述第三晶体管、所述第四晶体管在俯视时重合，所述第七晶体管、所述第八晶体管分别包括形成在所述第二层的所述第二导电型的立体构造晶体管，且沿所述第一晶体管到所述第八晶体管的沟道部延伸的方向即第一方向排列着形成。8.根据权利要求7所述的半导体存储装置，其特征在于：所述第三晶体管到所述第八晶体管由并联的多个立体构造晶体管构成。9.根据权利要求7所述的半导体存储装置，其特征在于：所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管分别与所述第七晶体管、所述第八晶体管、所述第六晶体管、所述第五晶体管沿与所述第一方向垂直的第二方向排列着形成。10.根据权利要求7所述的半导体存储装置，其特征在于：
所述第三晶体管、所述第五晶体管沿所述第一方向排列着形成，所述第四...

【专利技术属性】
技术研发人员：广濑雅庸，
申请(专利权)人：株式会社索思未来，
类型：发明
国别省市：