集成电路结构及其制造方法技术

本公开涉及集成电路结构及其制造方法。一种方法包括在栅极结构之上沉积电介质帽盖。在形成电介质帽盖之后，在源极/漏极区域之上形成源极/漏极接触件。掺杂电介质帽盖的顶部以在电介质帽盖中形成掺杂区域。在掺杂电介质帽盖的顶部之后，在电介质帽盖之上沉积蚀刻停止层和层间电介质(ILD)层。形成过孔开口以延伸穿过ILD层和蚀刻停止层以暴露源极/漏极接触件。在过孔开口中填充源极/漏极过孔。件。在过孔开口中填充源极/漏极过孔。

【技术实现步骤摘要】
集成电路结构及其制造方法


[0001]本公开总体涉及集成电路结构及其制造方法。

技术介绍

[0002]IC材料和设计的技术进步已经产生了几代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC演变过程中，功能密度(即每芯片面积的互连器件的数量)通常增大，同时几何尺寸(即使用制造工艺能够产生的最小组件(或线路))减小。该缩小过程通常通过提高生产效率和降低相关成本来提供益处。

技术实现思路

[0003]根据本公开的一个实施例，提供了一种形成半导体器件的方法，包括：在栅极结构之上沉积电介质帽盖；在形成所述电介质帽盖之后，在源极/漏极区域之上形成源极/漏极接触件；对所述电介质帽盖的顶部进行掺杂，以在所述电介质帽盖中形成掺杂区域；在对所述电介质帽盖的顶部进行掺杂之后，在所述电介质帽盖之上沉积蚀刻停止层和层间电介质(ILD)层；形成过孔开口，所述过孔开口延伸穿过所述ILD层和所述蚀刻停止层以暴露所述源极/漏极接触件；以及在所述过孔开口中填充源极/漏极过孔。
[0004]根据本公开的另一实施例，提供了一种形成半导体器件的方法，包括：在源极/漏极区域之上形成源极/漏极接触件；执行离子注入工艺，以在所述源极/漏极接触件的顶部中形成掺杂区域；在执行所述离子注入工艺之后，沉积层间电介质(ILD)层，该层间电介质层覆盖所述源极/漏极接触件的掺杂区域；蚀刻所述ILD层，以形成暴露所述源极/漏极接触件的过孔开口；以及在所述过孔开口中填充源极/漏极过孔。
[0005]根据本公开的又一实施例，提供了一种半导体器件，包括：栅极结构；电介质帽盖，位于所述栅极结构之上，并且包括掺杂区域以及位于所述栅极结构与所述掺杂区域之间的未掺杂区域；源极/漏极接触件，与所述栅极结构相邻，并且与所述电介质帽盖的掺杂区域的侧壁接触；层间电介质(ILD)层，位于所述电介质帽盖的掺杂区域之上并且位于所述源极/漏极接触件之上；以及源极/漏极过孔，在所述ILD层中并且电连接到所述源极/漏极接触件。
附图说明
[0006]在结合附图阅读下面的具体实施方式时，通过下面的具体实施方式最佳地理解本公开的各方面。要注意的是，根据行业的标准惯例，各种特征没有按比例绘制。事实上，为了讨论的清楚性，各种特征的尺寸可被任意地增大或缩小。
[0007]图1
‑
图18D示出了根据本公开的一些实施例的集成电路结构的形成中的中间阶段的透视图和截面图。
[0008]图19
‑
图23B示出了根据本公开的一些其他实施例的用于制造集成电路结构的各个阶段的示例性截面图。
[0009]图24
‑
图42D示出了根据本公开的一些实施例的集成电路结构的形成中的中间阶段的透视图和截面图。
[0010]图43
‑
图47B示出了根据本公开的一些其他实施例的用于制造集成电路结构的各个阶段的示例性截面图。
具体实施方式
[0011]以下公开提供了用于实现所提供主题的不同特征的许多不同实施例或示例。下文描述了组件和布置的特定示例以简化本公开。当然，这些只是示例，并不意图进行限制。例如，在下面的描述中，在第二特征之上或上方形成第一特征可以包括其中第一特征和第二特征以直接接触方式形成的实施例，还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，本身并不指示所讨论的各个实施例和/或配置之间的关系。
[0012]此外，为了易于描述，本文可使用空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)以描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或操作中的除了图中所示的定向之外的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向)，本文使用的空间相关描述符也可以相应地解释。
[0013]如本文所使用的，“大概”、“约”、“近似”或“基本上”应通常是指给定值或范围的百分之二十以内、或百分之十以内、或百分之五以内。本文给出的数值量是近似的，意味着如果没有明确说明，则可以推断出术语“大概”、“约”、“近似”或“基本上”。
[0014]可以通过任何合适的方法对鳍进行图案化。例如，可以使用一种或多种光刻工艺对鳍进行图案化，包括双图案化工艺或多图案化工艺。通常，双图案化或多图案化工艺将光刻工艺和自对准工艺相结合，从而允许创建例如间距小于使用单个直接光刻工艺能够获得的间距的图案。例如，在一个实施例中，在衬底之上形成牺牲层，并且使用光刻工艺对该牺牲层进行图案化。使用自对准工艺沿着经图案化的牺牲层形成间隔件。然后去除牺牲层，并且然后可以使用剩余的间隔件来对鳍进行图案化。
[0015]在用于制造晶体管的前段制程(front
‑
end
‑
of
‑
line，FEOL)工艺完成之后，在晶体管的源极/漏极区域之上形成源极/漏极接触件。然后，在源极/漏极接触件之上形成源极/漏极过孔，以将源极/漏极接触件电连接至随后形成的互连金属线。源极/漏极过孔的形成通常包括在源极/漏极接触件之上沉积层间电介质(ILD)层，通过使用各向异性蚀刻形成延伸穿过ILD层的过孔开口，然后在过孔开口中沉积一个或多个金属层以用作源极/漏极过孔。为了防止在各向异性蚀刻工艺期间过度蚀刻源极/漏极接触件，在形成ILD层之前，在源极/漏极接触件之上形成额外的蚀刻停止层(也称为中间接触蚀刻停止层(MCESL))。MCESL具有与ILD层不同的蚀刻选择性，因此MCESL可以减慢形成过孔开口的蚀刻工艺，从而防止过度蚀刻源极/漏极接触件。为了防止在MCESL蚀刻工艺期间过度蚀刻源极/漏极接触件附近的电介质材料，可以在形成MCESL之前对电介质材料执行额外的注入工艺。该注入工艺在电介质材料中形成具有与MCESL不同的蚀刻选择性的掺杂区域，因此，该掺杂区域可以减缓或甚至停止形成过孔开口的蚀刻工艺，从而防止过度蚀刻掺杂区域之下的电介质材料，降
低了泄漏电流的风险。
[0016]图1
‑
图18D示出了根据本公开的一些实施例的集成电路结构100的形成中的中间阶段的透视图和截面图。根据一些示例性实施例，所形成的晶体管可以包括p型晶体管(例如，p型FinFET)和n型晶体管(例如，n型FinFET)。在各种视图和说明性实施例中，相同的附图标记用于指定相同的元件。应当理解，并且针对方法的附加实施例，可以在图1
‑
18D所示出的工艺之前、期间和之后提供附加操作，并且可以替换或消除下面描述的一些操作。这些操作/工艺的顺序可以是可互换的。
[0017]图1示出了结构的透视图。该结构包括衬底12。衬底12可以是半导体衬底(在一些实施例中也称为晶圆)，其可以是硅衬底、硅锗衬底、或由其他半导体材料形成的衬底。根据本公开的一些实施例，衬底12包括体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的方法，包括：在栅极结构之上沉积电介质帽盖；在形成所述电介质帽盖之后，在源极/漏极区域之上形成源极/漏极接触件；对所述电介质帽盖的顶部进行掺杂，以在所述电介质帽盖中形成掺杂区域；在对所述电介质帽盖的顶部进行掺杂之后，在所述电介质帽盖之上沉积蚀刻停止层和层间电介质(ILD)层；形成过孔开口，所述过孔开口延伸穿过所述ILD层和所述蚀刻停止层以暴露所述源极/漏极接触件；以及在所述过孔开口中填充源极/漏极过孔。2.根据权利要求1所述的方法，其中，所述电介质帽盖的顶部掺杂有氧离子。3.根据权利要求1所述的方法，其中，所述电介质帽盖的顶部掺杂有锗、氩、氙和/或硼。4.根据权利要求1所述的方法，其中，所述电介质帽盖的顶部是在形成所述源极/漏极接触件之后被掺杂的。5.根据权利要求1所述的方法，还包括对所述电介质帽盖的掺杂区域进行退火。6.根据权利要求1所述的方法，其中，所述掺杂区域的掺杂剂深度在大约1埃至大约50埃的范围内。7.根据权利要求1所述的方法，其中，形成所述过孔开口使得所述过孔开口进一步暴露所述电介质帽盖的掺杂区域。8.根据权利要求...

【专利技术属性】
技术研发人员：熊德智，吴俊德，王鵬，林焕哲，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：