具有尖角的非易失性存储器的制造方法技术

一种具尖角的非挥发性记忆体的制造方法，包括在半导体底材上形成第一介电材料层作为闸极介电材料，并沉积第一导电层于第一介电材料层上；沉积第二介电材料层于第一导电层上。此第二介电材料层与第一导电层为下一层图案；通过非等向性蚀刻制作具尖角的导电间隙壁；在此含有间隙壁及图案结构的浮动闸极上形成隧穿介电材料层；再于此隧穿介电材料层上形成第二导电层作为控制闸极。具有改善电子注射效率的功效。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体组件，特别是一种具尖角的浮动闸极的非挥发性记忆体的制造方法。非挥发性记忆体包含多种型态的组件，如EAROM(electrlcally alterableread only memory)、EEPROM(electrically erasable programmable read onlymemory)、EEPROM-EAROMsh和非挥发性SRAMs。这些不同型态的组件各已发展出其特殊功能需求。这部分的发展主要着眼于高耐力及高速度的需求。某些组件，如由Fowler-Nordheim隧穿所达成的可电变组件，是冷电子隧穿过硅一薄介电材料接面的能障而进入氧化导带。典型上，此薄介电材料层是由二氧化硅所组成，此薄二氧化硅层于施以一闸极电压时，可允许电荷隧穿过。既然二氧化硅乃高品质的绝缘物质，这些电荷将被阻陷在此二氧化硅层中。在现有技术中已有多种的非挥发性记忆体被发表。例如，Mitchellx所提出具自对准平面阵列电池的EPROMs。于此技术，浮动闸极崩射式MOS电晶体的埋入式扩散自对准被使用于位元线。参阅“A newself-Aligned P lanar Cell for Ultra High Density EPROMs，A.T.Mithellx，Tech.pp.548-553，1987”。Bergemont对高密度快闪EEPROM提供了另一种电池阵列，参阅“NorVirtual Ground(NVG)A New Seallng Concept for Very High Density FlashEEPROM and its Implemntation in a 0.5μm Process，A Bregemont，IEEE，pp15-18，1993”。然而，大部分这类组件在各个储存端包含有一浮动闸极电晶体及一分离选择电晶体。这些结构占据了大部分的面积，并不符合技术上的趋势。过去有发表过单一电晶非挥发性组件的技术，请参阅Bing Yeh的美国专利第5,029,130号，归类于硅储存技术中。Bing Yeh曾发表过具尖角的组件技术以改善组件的表现。但是并没有具体的制造方法。本专利技术的目的是这样实现的一种，其特征是该方法至少包括下列步骤(1)形成第一介电层于半导体底材上，以作为闸极介电材料(2)形成第一导电层在该第一介电层上；(3)形成第二介电层在该第一导电层上；(4)形成图案于该第二介电层与第一导电层上；(5)于接邻该成图后的第二介电层与第一导电层上形成具尖角的导电间隙壁。其中该导电间隙壁、第二介电层与第一导电层扮演浮动闸极的角色；(6)形成隧穿介电层于该浮动闸极的表面上；(7)形成第二导电层于该隧穿介电层上以作为控制闸极。还包含于形成该隧穿介电层之前，移除该第二介电层的步骤。该第二介电层的氮化物组成是通过热磷酸溶液或氢氟酸溶液或缓氧蚀刻溶液予以移除。该第一及第二导电层是由多晶硅所构成。该导电间隙层是由多晶硅所构成。该隧穿介电层包含氮氧化硅成分。该隧穿介电层包含氮化硅的成分。该隧穿介电层包含氧化硅的成分。该隧穿介电层包含ON或ONO的成分。改善电子注射效率的改善电子注射效率的改善电子注射效率的改善电子注射效率的改善电子注射效率的改善电子注射效率的改善电子注射效率的改善电子注射效率的改善电子注射效率的改善电子注射效率的改善电子注射效率的改善电子注射效率的改善电子注射效率的另一种，该方法包含如下步骤(1)形成第一介电层于半导体底材上；(2)形成第一导电层于第一介电层上；(3)形成第二介电层于第一导电层上；(4)形成图案于该第二介电层与第一导电层；(5)形成导电间隙层接邻于该图案化后的第二介电层与第一导电层，形成尖角，所述的尖角的尖锐层级由该导电间隙层的厚度来控制。下面结合较佳实施例和附图进一步说明。图2为半导体芯片的截面示意图(显示本专利技术形成具尖角的间隙壁的步骤)。图3为半导体芯片的截面图(显示本专利技术在成图后的介电层与导电层及间隙壁上形成隧穿氧化层与在此隧穿氧化层上形成另一导电层的步骤)。图4为半导体芯片的截面图(显示本专利技术去除介电层后，在成图后的导电层以及间隙壁上形成隧穿氧化层，并在此隧穿氧化层上形成另一导电层的步骤)。图5为半导体芯片的截面图(显示本专利技术定义控制闸极并分离记忆电池的步骤，未移除第二导电层)。图6为半导体芯片的截面图(显示本专利技术定义控制闸极并分离记忆电池的步骤，已移除第二导电层)。如附图说明图1所示，在本专利技术的较佳实施例中，提供一具100或111晶向的单晶硅底材2，在底材2上形成一层介电材料，如氧化硅层4以作为闸极介电层。一般而言，氧化硅层4可在温度800-1100℃且充满氧气环境的炉管中形成。该氧化硅层4的厚度约为50至500埃。另一种方法，如化学气相沉积，亦可用于形成氧化硅层4。令人高兴的是任何适合的物质如氮氧化硅皆可用作闸极介电材料。氮氧化硅层14以在N2O或NO环境中以热氧化法形成较为适合。此形成氮氧化硅层14的温度范围大约是在700至1150℃之间。接着，如图1所示，导电层，如掺质多晶硅层6，形成于氮化硅层4之上。掺质多晶硅层6可选择掺质多晶硅或内掺质多晶硅。除此之外，金属或合金层亦可用以取代此多晶硅层6作为导电层。继而，介电材料层8沉积于此导电层6之上。此介电材料层8可由任何适当的物质组成，如氧化物或氮化物。氮化硅层6可使用任何适合的制程进行沉积，如低压化学气相沉积法(LPCVD)、电浆增强化学气相沉积法(PECVD)、高密度电浆化学气相沉积法(HDPCVD)等制程。在一较佳的具体实施例中，于此形成氮化硅层的步骤所使用的反应气体为SiH4，NH3N2，N2O，或是SiH2Cl2，NH3N2，N2O。接着，显影技术被用于导电层6和介电层8的作图上。沿此图案结构与介电层4的表面形成一第二导电层。通过非等向性蚀刻技术蚀刻此第二导电层10，以于图案结构的侧壁建构间隙壁10。此间隙壁10与导电层6间的作用如同组件中的浮动闸极。此浮动闸极包含了位于间隙壁10顶端部位的尖角12。此顶端部分的尖角12增进了电子注射效率。间隙壁10以掺质多晶硅或内掺质多晶硅形成较为适合，必需注意的是此间隙壁是越尖端越薄。因此，我们可通过控制导电层的厚度来达到尖角的尖锐层级。在实施例中，介电材料层8可被移除或保留在结构内。若此介电材料层8是由氮化物组成，可利用热磷酸加以去除。另一方面，介电材料层8若由氧化物所组成，则可由缓氧蚀刻液(BOE)或氢氟酸溶液去除，如图2所示。如图3、4所示，介电材料层14沿着此浮动闸极的表面形成以作为隧穿介电层。此隧穿介电层可由氧化钛、氮化物、氮氧化硅、ON或ONO组成较为适合。第三导电层16，诸如掺质多晶硅层，于隧穿介电层14上形成以作为控制闸极。最后，参阅图4及图5，利用显影及蚀刻技术定义控制闸极16并分离记忆电池。此分离步骤可被省略。本专利技术所述的较佳实施例用以介绍本专利技术，然其并非用以限定本专利技术精神与专利技术实体，对熟悉此领域技艺者，在不脱离本专利技术的精神与范围内所作的修改，均应包含在本申请的保护范围之内。本文档来自技高网...

【技术保护点】
一种具尖角的非挥发性记忆体的制造方法，其特征是：该方法至少包括下列步骤： （１）形成第一介电层于半导体底材上，以作为闸极介电材料： （２）形成第一导电层在该第一介电层上； （３）形成第二介电层在该第一导电层上； （４）形成图案于该第二介电层与第一导电层上； （５）于接邻该成图后的第二介电层与第一导电层上形成具尖角的导电间隙壁。其中该导电间隙壁、第二介电层与第一导电层扮演浮动闸极的角色； （６）形成隧穿介电层于该浮动闸极的表面上； （７）形成第二导电层于该隧穿介电层上以作为控制闸极。

【技术特征摘要】
1.一种具尖角的非挥发性记忆体的制造方法，其特征是该方法至少包括下列步骤(1)形成第一介电层于半导体底材上，以作为闸极介电材料(2)形成第一导电层在该第一介电层上；(3)形成第二介电层在该第一导电层上；(4)形成图案于该第二介电层与第一导电层上；(5)于接邻该成图后的第二介电层与第一导电层上形成具尖角的导电间隙壁。其中该导电间隙壁、第二介电层与第一导电层扮演浮动闸极的角色；(6)形成隧穿介电层于该浮动闸极的表面上；(7)形成第二导电层于该隧穿介电层上以作为控制闸极。2.根据权利要求1所述的具尖角的非挥发性记忆体的制造方法，其特征是还包含于形成该隧穿介电层之前，移除该第二介电层的步骤。3.根据权利要求1所述的具尖角的非挥发性记忆体的制造方法，其特征是该第二介电层的氮化物组成是通过热磷酸溶液或氢氟酸溶液或缓氧蚀刻溶液予以移除。4.根据权利要求1所述的具尖角的非挥发性记忆体的制造方法，其特征是该第一及第二导电层是由多晶硅所构成。5....

【专利技术属性】
技术研发人员：曾鸿辉，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：71[中国|台湾]