双垂直通道薄膜晶体管及其制造方法技术

一种双垂直通道薄膜电晶体及其制造方法，包括：闸极层形成于基板的表面，第一绝缘层形成于基板及闸极层的表面，半导体层形成于第一绝缘层的表面，使位于两边缘侧的第一绝缘层露出，分别于两侧形成有源／汲极，于垂直于源／汲极的第一绝缘层的两侧表面分别形成通道，通道之间形成掺杂区；第二绝缘层形成于通道及掺杂区的表面，并令半导体层两侧的源／汲极露出；金属层分别形成于源／汲极及露出的第一绝缘层的表面。双垂直通道薄膜电晶体具有双闸极与截距结构，具有大幅降低漏电流，且不需要另外使用额外的光罩来定义通道，降低制造成本、简化制程步骤；缩减通道长度至深亚微米程度，大幅地的提升组件的效能。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种薄膜电晶体及其制造方法，特别是有关于一种SRAM用的双垂直通道薄膜电晶体(Doubele Vertical Channel Thin FilmTransistor，DVC TFT)及其制造方法。由于单位组件容量增加时，芯片中的持机电流也会随着增加，故小的OFF电流就变得愈来愈重要，所以在传统TFT的制程中，常使用双闸极(dualgate)、LDD结构以及氢化制程等方法来降低OFF电流。然而，上述方法虽可降低多晶硅TFT的OFF电流，但仍存在有步骤过于复杂以及成本昂贵等缺点。此外，传统所采用的堆迭式PMOS多晶硅TFT结构，需要额外使用一道光罩来定义出通道，因此使得制作成本增加。另一方面，为了提升组件的效能，降低通道长度已成为业界研究的重点之一，然而受到微影技术物理限制的影响，故进展亦有限。
技术实现思路
本专利技术的主要目的是提供一种SRAM用的，通过具有双闸极与截距结构，大幅地降低漏电流，不需要另外使用额外的光罩来定义通道，达到降低制造成本和简化制程步骤的目的。此外，由于其具有特别的双垂直通道，通道的长度是由闸极层的厚度来决定，故可摆脱传统微影技术的物理限制本文档来自技高网...

【技术保护点】
一种双垂直通道薄膜电晶体，其特征是：适用于一基板，包括闸极层形成于该基板的表面；第一绝缘层形成于该基板及闸极层的表面；半导体层形成于该第一绝缘层的表面，并令位于两边缘侧的第一绝缘层露出，分别于两侧形成有源／汲极，且于大抵垂直于该源／汲极的第一绝缘层的两侧表面分别形成有一通道，该通道之间形成一掺杂区；第二绝缘层形成于该通道及掺杂区的表面，并令该半导体层两侧的源／汲极露出；金属层分别形成于该源／汲极及露出的第一绝缘层的表面。

【技术特征摘要】
1.一种双垂直通道薄膜电晶体，其特征是适用于一基板，包括闸极层形成于该基板的表面；第一绝缘层形成于该基板及闸极层的表面；半导体层形成于该第一绝缘层的表面，并令位于两边缘侧的第一绝缘层露出，分别于两侧形成有源/汲极，且于大抵垂直于该源/汲极的第一绝缘层的两侧表面分别形成有一通道，该通道之间形成一掺杂区；第二绝缘层形成于该通道及掺杂区的表面，并令该半导体层两侧的源/汲极露出；金属层分别形成于该源/汲极及露出的第一绝缘层的表面。2.根据权利要求1所述的双垂直通道薄膜电晶体，其特征是该闸极层为掺杂多晶硅层、金属层、合金层或金属硅化物层。3.根据权利要求1所述的双垂直通道薄膜电晶体，其特征是该第一绝缘层为氮化物层、氧化物层或氮氧化硅层。4.根据权利要求1所述的双垂直通道薄膜电晶体，其特征是该半导体层为单晶硅层、多晶硅层、非晶硅层或硅化镓层。5.根据权利要求1所述的双垂直通道薄膜电晶体，其特征是该第二绝缘层为氮化物层、氧化物层或氮氧化硅层。6.根据权利要求1所述的双垂直通道薄膜电晶体，其特征是该金属层为单一金属层、合金层或金属硅化物层。7.一种权利...

【专利技术属性】
技术研发人员：薛英家，
申请(专利权)人：瀚宇彩晶股份有限公司，
类型：发明
国别省市：71[中国|台湾]