发光闸流晶体管矩阵阵列制造技术

提供一种能够减小芯片面积的发光闸流晶体管矩阵阵列。把多个三端子发光闸流晶体管与芯片长边平行地排列成一行，把多个键合焊盘与芯片长边平行地排列成一行。由此可以使芯片面积最小化。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在芯片上形成的发光闸流晶体管矩阵阵列，特别是能够减小芯片的面积的发光闸流晶体管矩阵阵列及其驱动电路。特别是，由于一个引线键合焊盘的面积通常是一个发光元件面积的几倍以上，所以发光元件密度的增加直接导数芯片面积的增加。为了避免这些问题，提出了内装移位寄存器的发光元件、发光二极管(LED)矩阵阵列、发光闸流晶体管矩阵阵列等。附图说明图1中示出发光闸流晶体管矩阵阵列之一例。如果用该矩阵阵列，则多个三端子发光闸流晶体管T1、T2、T3、…直线状排列。这些发光闸流晶体管分成每4个一组，各组的发光闸流晶体管的阳极分别共同连接到阳极端子A1、A2、A3、…，各组的发光闸流晶体管的各栅极分别对应地连接到栅选择线G1～G4，各发光闸流晶体管的阴极共同连接到阴极线K。由栅选择线G1～G4的电压平、阳极端子A1、A2、A3、…的电压平的组合来决定发光闸流晶体管T1、T2、T3、…的点亮状态。由于该矩阵阵列是阴极共用型，所以在把阴极线取为L电平，把栅选择线中的一根Gj取为L电平，把其他取为H电平的状态下，如果把阳极端子Ai取为H电平，则发光闸流晶体管Tj+4(j-1)点亮。虽然在现有的N个(N是大于等于2的整数)发光元件排列成的发光元件阵列中，为了控制N个发光元件，有必要引出N根控制端子，但是在有M根栅选择线的发光闸流晶体管矩阵阵列中，成为(N/M+M)个控制端子数。在发光闸流晶体管矩阵阵列中，能够同时发光的发光闸流晶体管的个数等于阳极端子数。此外，发光占空比为1/M。在图1的构成中，如令N＝128，则因为栅选择线为4根，所以阳极端子数为32个。通过用该发光闸流晶体管矩阵阵列，可以减少矩阵阵列芯片上的引线键合焊盘的个数。在能够减少引线键合焊盘个数的该构成中，栅选择线的根数M如下选择。也就是说，在发光闸流晶体管的个数为N的场合，M选择成接近于N1/2的整数，而且N/M为整数。例如N＝128时，选择M＝8或M＝16时引线键合焊盘的个数总共24个为最小。因而，减小芯片面积成为可能，可以降低芯片的成本。再者，采用发光闸流晶体管的图1的电路构成也是本申请人提出的，已经取得专利权(日本专利第2807910号)。该专利的内容引入本申请作为参考。如前所述，虽然可以使引线键合焊盘的个数最小，但是在该场合芯片面积未必就成为最小。一般来说矩阵阵列芯片由晶片切成平行四边形(通常是矩形)。芯片长边的长度由发光闸流晶体管的排列间距与个数之积来确定，短边的长度主要由发光闸流晶体管和配线和键合焊盘的宽度之和来确定。因为一个键合焊盘所需的面积取决于引线键合机的性能等，故如果不减少键合焊盘的行数就不能缩短芯片短边的长度，所以即使减少键合焊盘的个数也不能减小芯片面积。为要减小芯片面积，有必要把键合焊盘与芯片长边平行地配置成一行，减小芯片短边的长度。通过增加栅选择线的根数M，减少键合焊盘的个数，使把键合焊盘配置成一行成为可能。但是，由于栅选择线与芯片长边相平行地从芯片的一端配置到另一端，所以如果增加栅选择线，则芯片的短边长度增加。因此，有必要把键合焊盘配置成一行，并确定栅选择线根数，以便栅选择线的根数M尽可能少。在N个(N为大于等于2的整数)三端子发光闸流晶体管排列成一行的发光闸流晶体管矩阵阵列中，把N个发光闸流晶体管的阴极或阳极连接到公用端子，有M根(M为2以上的整数)栅选择线，把第k号发光闸流晶体管的栅极连接到第i号〔i＝{(k-1)MOD M}+1〕栅选择线(这里，(k-1)MOD M表示把(k-1)除以M时的余数)，把第k号发光闸流晶体管的未连接到公用端子的阳极或阴极连接到第j号〔j＝{(k-i)/M}+1〕阳极端子Aj，或阳极端子Kj。在该场合，令L为芯片长边长度，令p为键合焊盘的排列间距临界值时，选择M的值以便满足L/{(N/M)+M}＞p。此时，p的值，虽然如果使用高精度键合机则可以减小，但是因为如果是过小的值则作业时间加长，故实用上可以考虑75μm左右。如果用本专利技术，则也可以是把阳极或阴极连接到选择线的构成。在该场合，成为把N个三端子发光闸流晶体管的阴极或阳极连接到公用端子，有M根阳极选择线或阴极选择线，把第k号发光闸流晶体管的未连接到公用端子的阳极或阴极连接到第i号〔i＝{(k-1)MOD M}+1〕阳极选择线Ai或阴极选择线Ki，把栅极连接到第j号〔j＝{(k-i)/M}+1〕栅极端子Gi的构成。在有平行于芯片的长边排列成一行的键合焊盘的发光闸流晶体管矩阵阵列中上，邻接地配置着驱动集成电路，发光闸流晶体管矩阵阵列芯片与驱动集成电路各自的端子间靠引线键合直接连接起来。在像这样发光闸流晶体管矩阵阵列芯片与驱动集成电路靠引线键合直接连接起来的结构中，必须把芯片一侧的键合焊盘的排列间距与驱动集成电路一侧的键合焊盘的排列间距取为几乎相同。因此，每当发光闸流晶体管矩阵阵列的分辨率改变，就需要准备另外的驱动集成电路。因此，多个种类的驱动集成电路成为必要的，招致成本提高。因而，本专利技术的另一个目的在于提供一种能够对于分辨率不同的多个发光闸流晶体管矩阵阵列通用的驱动集成电路。在三端子发光闸流晶体管矩阵阵列的场合，如前所述，通过选择栅选择线的根数来减少发光元件上的键合焊盘的个数，可以把键合焊盘配置成一行。因此，在针对某种分辨率确定栅选择线的根数时，阳极端子的个数确定。若是把分辨率取为两倍时，准备仅栅选择线的根数加倍的发光闸流晶体管矩阵阵列芯片就可以了。因而并不改变必须供给大电流的阳极端子驱动电路的数量，而是通过额外拥有仅施加电压信号就可以了的栅选择线驱动电路，可以用同一个驱动集成电路来驱动不同分辨率的发光闸流晶体管矩阵阵列芯片。由此，可以减少准备的驱动集成电路的种类，可以降低成本。图2表示本专利技术的发光闸流晶体管矩阵阵列的一个实施例的芯片。图3A和图3B是表示图2的发光闸流晶体管矩阵阵列的结构。图4表示在具有600dpi、128发光点的发光闸流晶体管矩阵阵列中，使栅选择线的根数M改变的场合计算芯片的短边长度的结果。图5表示在具有600dpi、192发光点的发光闸流晶体管矩阵阵列中，使栅选择线的根数M改变的场合计算芯片的短边长度的结果。图6表示在具有1200dpi、256发光点的发光闸流晶体管矩阵阵列中，使栅选择线的根数M改变的场合计算芯片的短边长度的结果。图7表示在具有2400dpi、512发光点的发光闸流晶体管矩阵阵列中，使栅选择线的根数M改变的场合计算芯片的短边长度的结果。图8表示驱动集成电路之一例。图9表示128发光点/600dpi/4栅极配线的发光闸流晶体管矩阵阵列与驱动集成电路的键合引线的连接例。图10表示192发光点/900dpi/6栅极配线的发光闸流晶体管矩阵阵列与驱动集成电路的键合引线的连接例。图11表示256发光点/1200dpi/8栅极配线的发光闸流晶体管矩阵阵列与驱动集成电路的键合引线的连接例。图12表示驱动集成电路的另一个例子。图13表示128发光点/600dpi/4栅极配线的发光闸流晶体管矩阵阵列与驱动集成电路的键合引线的连接例。图14表示128发光点/600dpi/4栅极配线的发光闸流晶体管矩阵阵列与驱动集成电路的键合引线的另一个连接例。图15表示现有的发光闸流晶体管矩阵阵列的另一个例子。(第1实施例)图2中本文档来自技高网...

【技术保护点】
一种在芯片上形成的发光闸流晶体管矩阵阵列，其特征在于备有： 与上述芯片的长边平行地排列成一行的Ｎ个（Ｎ为大于等于２的整数）三端子发光闸流晶体管，以及 与上述芯片的长边平行地排列成一行的多个键合焊盘。

【技术特征摘要】
JP 2000-1-31 21458/001.一种在芯片上形成的发光闸流晶体管矩阵阵列，其特征在于备有与上述芯片的长边平行地排列成一行的N个(N为大于等于2的整数)三端子发光闸流晶体管，以及与上述芯片的长边平行地排列成一行的多个键合焊盘。2.权利要求1所述的发光闸流晶体管矩阵阵列，其特征在于还备有连接上述N个发光闸流晶体管的阴极或阳极的公用端子，以及M根(M为大于等于2的整数)栅选择线，把第k号发光闸流晶体管的栅连接到第i号〔i＝{(k-1)MOD M}+1〕栅选择线Gi，把第k号发光闸流晶体管的未与上述公用端子连接的阳极或阴极连接到第j号〔j＝{(k-i)/M}+1〕阳极端子Aj、或阳极端子Kj。3.权利要求2所述的发光闸流晶体管矩阵阵列，其特征在于上述栅选择线的根数M满足L/{(N/M)+M}＞p(L是芯片长边的长度，p是键合焊盘的排列间距临界值)。4.权利要求3所述的发光闸流晶体管矩阵阵列，其特征在于上述键合焊盘的排列间距临界值为约75μm。5.权利要求3所述的发光闸流晶体管矩阵阵列，其特征在于，N的素因数仅由2组成时，上述栅选择线的根数M为最小的整数或第2小、或第3小的整数。6.权利要求3所述的发光闸流晶体管矩阵阵列，其特征在于，N的素因数仅由2和3组成时，上述栅选择线的根数M为最小的整数或第2小、或第3小、或第4小、或第5小的整数。7.权利要求1所述的发光闸流晶体管矩阵阵列，其特征在于还备有连接上述N个三端子发光闸流晶体管的阴极或阳极的公用端子，以及M根(M为2以上的整数)阳极...

【专利技术属性】
技术研发人员：大野诚治，楠田幸久，
申请(专利权)人：日本板硝子株式会社，
类型：发明
国别省市：JP[日本]