利用氧原子植入以制作自动对准的场氧化层的方法技术

本发明专利技术有关一种制作场氧化层的方法，特别是有关于一种利用氧原子植入以制作自动对准的场氧化层的方法。本发明专利技术利用在部分底材内预先植入氧原子的方式，在制作场氧化层的制程中，能同时在晶片上依照高电压区域与低电压区域的需求，在高电压区域上形成较厚的场氧化层，而在低电压区域上形成较薄的场氧化层。本发明专利技术还利用同时在晶片上形成高电压区域与低电压区域所需的渠沟的方式，以在高电压区域与低电压区域上制作自动对准的场氧化层。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关一种制作场氧化层的方法，特别是有关于一种。
技术介绍
半导体集成电路的制造技术已经不断改进，当个别元件的尺寸已经显著地缩小时，安装在半导体晶片上的元件数量已经大量地增加。在现今的制造程序中，半导体元件的尺寸已经缩小到次微米(sub-micron)的领域。在如此高密度的晶片上，为了要获得良好的电性，每一个元件必须被适当地隔离。元件隔离技术已经发展成已能符合上述的要求，在元件之间提供良好的绝缘层的主要目的为利用较小的绝缘层面积以增加空间来制作更多的元件。 在传统技术中，一项所谓的硅区域场氧化法(LOCal Oxidation of Silicon；LOCOS)的技术已经广泛的应用在集成电路晶片上元件隔离的部分。根据此项方法，一层厚氧化层将会形成在晶片上作为隔离的区域。参照图1所示，首先提供一至少包含底材10的晶片，并形成一垫氧化层(pad oxide layer)20于底材10的表面。接下来再形成一层氮化物层30于垫氧化层20的表面。 参照图2所示，在氮化物层30上限定高电压区域所需的场氧化层的位置，并形成一第一遮罩层42于部分氮化物层30上。在高电压区域所需的场氧化层位置露出氮化物层30。参照图3所示，蚀刻部分的氮化物层30以在晶片上形成一第一渠沟52，并移除第一遮罩层42。此第一渠沟52的底部为垫氧化层20。参照图4所示，将晶片送入炉管中进行热氧化的制程，以在第一渠沟52底部形成一第一场氧化层62。 参照图5所示，在氮化物层30上限定低电压区域所需的场氧化层的位置，并形成一第二遮罩层44于部分氮化物层30与第一场氧化层62上。在低电压区域所需的场氧化层位置露出氮化物层30。参照图6所示，蚀刻部分的氮化物层30以在晶片上形成一第二渠沟54，并移除第二遮罩层44。此第二渠沟54的底部为垫氧化层20。参照图7所示，将晶片送入炉管中再进行热氧化制程，以在第二渠沟54底部形成一第二场氧化层64。在第一渠沟52底部所形成的第一场氧化层62由于经过二次的热氧化制程，因此厚度会比第二场氧化层64厚，因而达到在高电压区域上有较厚的场氧化层，而在低电压区域上有较薄的场氧化层。 利用传统制程在高电压区域形成较厚的场氧化层而在低电压区域形成较薄的氧化层的方法，必须经过两次的热氧化炉管制程，而热氧化炉管制程所需要的时间较久，若使用较多次的热氧化炉管制程则会降低整体制程运作的效率，提高生产的成本。 一般微影制程均以第一层遮罩层为基准点，进而进行后续的微影制程，以缩小微影制程所造成元件位置的误差。在传统制作场氧化层的技术中，均是以制作高压区域所需的场氧化层的第一遮罩层为基准，以进行后续的微影制程，因此制作低压区域所需的第二遮罩层是以第一遮罩层为基准而定位。而第一渠沟与第二渠沟均在氮化物层内，但分别经由第一遮罩层与第二遮罩层制作。当在后续制程制作高电压区域与低电压区域上的元件时，低电压区域上的元件会产生定位误差的问题，而增加遮罩层定位的时间与困难度，甚至会造成元件位置的误差过大，而影响产品的品质。
技术实现思路
本专利技术提供一种利用氧原子植入以制作一场氧化层的方法，以顺利在晶片上制作不同厚度的场氧化层，以克服在后续制程中因遮罩层的定位所产生的误差，提高产品的品质，减少制程运作时所需的时间，从而增加制程运作的效率，同时顺利缩小半导体元件的体积和增加半导体上元件的积集度。 为实现上述目的，根据本专利技术一方面的利用氧原子植入以制作一场氧化层的方法，其特点是至少包括以下步骤提供一晶片，所述晶片至少包含一底材；形成一垫层于所述底材上；形成一抗氧化层于所述垫层上；去除部分所述抗氧化层以在抗氧化层内形成一第一渠沟与一第二渠沟，所述第一渠沟的底部与所述第二渠沟的底部露出所述垫层；植入所述氧原子于所述第一渠沟的底部；及进行一热氧化制程以在所述第一渠沟的底部形成一第一场氧化层与在所述地第二渠沟的底部形成一第二氧化层。 根据本专利技术另一方面的利用氧原子植入以制作一场氧化层的方法，其特点是至少包含提供一晶片，所述晶片至少包含一底材；形成一垫层于所述底材上；形成一抗氧化层于所述垫层上；形成一第一遮罩层于部分所述抗氧化层上；去除部分所述抗氧化层以在所述抗氧化层内形成一数个渠沟，所述数个渠沟的底部露出所述垫层；移除所述第一遮罩层；形成一第二遮罩层于部分所述抗氧化层与部分所述垫层上；植入所述氧原子于部分所述数个渠沟的底部；移除所述第二遮罩层；以及进行一热氧化制程以在所述数个渠沟的底部形成一数个场氧化层。 采用本专利技术上述方案，利用同时在晶片上形成不同区域所需的隔离渠沟并采用氧原子的植入及一次热氧化制程，可顺利在晶片上制作不同厚度的场氧化层，使得后续制程中不会因为遮罩层定位的问题而产生主动区元件定位误差过大的现象，而影响半导体元件的品质，因此利用本专利技术可顺利缩小半导体元件的体积，增加元件在半导体上的积集度，同时可减少场氧化层的制程步骤，以缩短制程运作时所需的时间，并提高制程运作的效率及减少生产时所需的成本。 附图说明 图1为在晶片底材上形成垫层与抗氧化层的示意图；图2为形成一第一遮罩层于部分抗氧化层上的示意图；图3为在抗氧化层上形成第一渠沟的示意图；图4为在第一渠沟底部形成第一场氧化层的示意图；图5为形成一第二遮罩层于第一场氧化层与部分抗氧化层上的示意图；图6为在抗氧化层上形成第二渠沟的示意图；图7为在第一渠沟与第二渠沟底部形成不同厚度的第一场氧化层与第二场氧化层的示意图；图8为在晶片底材上形垫层与抗氧化层的示意图；图9为形成一第一遮罩层于部分抗氧化层上的示意图；图10为在抗氧化层上形成第一渠沟与第二渠沟的示意图；图11为移除第一遮罩层并在抗氧化层上形成第一渠沟与第二渠沟的示意图；图12为形成一第二遮罩层于部分抗氧化层与部分垫层，并将氧原子植入部分渠沟的底部；及图13为在第一渠沟与第二渠沟底部形成不同厚度的第一场氧化层与第二场氧化层的示意图。 具体实施方式 在高密度的集成电路制程中，通过一氧化隔离区域的装置将个别元件的结构及电性隔离。此隔离区域主要是通过将硅晶片送入大气的环境中进行氧化作用，并且使用氧化作用遮罩层，以防止不需要氧化的区域受到氧化作用的影响。这些没有受到氧化作用的区域将作为主动元件结构的位置。一项广泛被应用来制作隔离区域的技术为硅区域场氧化法。 参照图8所示，首先提供一至少包含底材100的晶片，并形成一垫层(padlayer)200于底材100的表面，此底材100大部分使用硅底材而垫层200的厚度大约为150至350埃。接下来再通过化学气相沉积法(chemical vapor deposition；CVD)形成一层抗氧化层(oxide resist layer)300于垫层200的表面，此抗氧化层300可为一氮化物层，而此抗氧化层的厚度大约为1200至1700埃。垫层200的功用为用来减少在氧化作用时底材与随后沉积的抗氧化层300间的应力。 参照图9所示，在抗氧化层300上限定场氧区的位置后，形成一第一遮罩层420于抗氧化层300上，并位于非场氧区的位置。参照图10所示，利用蚀刻的方式蚀刻部分的抗氧化层300，以在抗氧化层300上形成第一渠沟520与第二渠沟540。通常在蚀刻的制程中采用干蚀刻的方法本文档来自技高网...

【技术保护点】
一种利用氧原子植入以制作一场氧化层的方法，其特征在于至少包括以下步骤： 提供一晶片，所述晶片至少包含一底材； 形成一垫层于所述底材上； 形成一抗氧化层于所述垫层上； 去除部分所述抗氧化层以在抗氧化层内形成一第一渠沟与一第二渠沟，所述第一渠沟的底部与所述第二渠沟的底部露出所述垫层； 植入所述氧原子于所述第一渠沟的底部；及 进行一热氧化制程以在所述第一渠沟的底部形成一第一场氧化层与在所述第二渠沟的底部形成一第二场氧化层。

【技术特征摘要】
书所限定的范围所界定。权利要求1.一种利用氧原子植入以制作一场氧化层的方法，其特征在于至少包括以下步骤提供一晶片，所述晶片至少包含一底材；形成一垫层于所述底材上；形成一抗氧化层于所述垫层上；去除部分所述抗氧化层以在抗氧化层内形成一第一渠沟与一第二渠沟，所述第一渠沟的底部与所述第二渠沟的底部露出所述垫层；植入所述氧原子于所述第一渠沟的底部；及进行一热氧化制程以在所述第一渠沟的底部形成一第一场氧化层与在所述第二渠沟的底部形成一第二场氧化层。2.如权利要求1所述的方法，其特征在于，所述的抗氧化层可为一氮化物层。3.一种利用氧原子植入以制作一场氧化层的方法，其特征在于，至少包含提供一晶片，所述晶片至少包含一底材；形成一垫层子所述底材上；形成一抗氧化层于所述垫层上；形成一第一遮罩层于部分所述抗氧化层上；去除部分所述抗氧化层以在所述抗氧化层内形成一数个渠沟，所述数个渠沟的底部露出所述垫层；...

【专利技术属性】
技术研发人员：刘建宏，黄守伟，潘锡树，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]