无晶体管结击穿效应的电位转换电路制造技术

本发明专利技术提供一种电位转换电路，用来将一输入电压转换成一输出电压，该电位转换电路包括至少一互补金属氧化物半导体晶体管，设于一ｐ型基底上，其包括一ｐ型金属氧化物半导体晶体管及一ｎ型金属氧化物半导体晶体管。该ｎ型金属氧化物半导体晶体管包括一栅极，一漏极，以及一源极。该漏极包括一ｎ型井，形成于该ｐ型基底上，以及一第一Ｎ＋掺杂区域，设于该ｎ型井中，且是与该ｎ型井相邻，而该源极，其包括一第二Ｎ＋掺杂区域，形成于该ｐ型基底上。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
专利技术的领域本专利技术涉及一种电位转换电路，特别是涉及一种无栅极氧化层崩溃以及无漏极结崩溃的电位转换电路。背景说明金属氧化物半导体晶体管(metal oxide semiconductor transistor，MOS)元件中，栅极(gate)氧化层(oxide)的品质良否会影响整个晶体管元件的操作特性，例如氧化层中电荷的分布不但会影响该晶体管元件的临界电压(threshold voltage，Vt)，更会由于电荷的存在而使该氧化层的崩溃电压((breakdown voltage)降低。请参阅附图说明图1，图1为现有技术金属氧化物半导体晶体管10的氧化层电荷分布的示意图。金属氧化物半导体晶体管10包括一金属层11(作为栅极)，一氧化层12，以及一基底(substrate)13，一般而言，氧化层中电荷的种类主要可区分为介面陷捕电荷(interface trapped charge，Qit)14，固定氧化层电荷(fixed oxide charge，Qf)16，氧化层陷捕电荷(oxidetrapped charge，Qot)18，以及可移动电荷(mobile charge，Qm)20，其中介面陷捕电荷14主要形成于氧化层12与基底13交接处，主要是基底13中的硅(silicon，Si)原子与氧化层11中的二氧化硅(SiO2)分子因为于氧化层12与基底13交接处的晶格(lattice)不连续而产生缺陷(defect)，进一步造成硅—硅之间的键结与硅—氧之间的键结断离而产生介面陷捕电荷14，固定氧化层电荷16主要分布于氧化层11与基底13交接处附近，固定氧化层电荷16为正电荷，且固定氧化层电荷16并无法经由充放电而消失，主要由于氧化的过程中，当氧化突然终止时，氧化层12与基底13交接处所存在的过量硅离子会因为来不及与氧分子进行氧化反应而存留于氧化层12中，氧化层陷捕电荷18则分布于整个氧化层12中，主要由于氧化层12本身结构的缺陷(defect)所造成，且于电子或电洞引入该缺陷时才会带电，而可移动电荷20主要是于制造过程中所引入的金属离子等杂质，例如钠离子，钾离子等，且可以在氧化层12中自由移动。请参阅图2，图2为图1所示的金属氧化物半导体晶体管10的结构示意图。金属氧化物半导体晶体管10包括一n型金属氧化物半导体(NMOS)晶体管22及一p型金属氧化物半导体(PMOS)晶体管24，n型金属氧化物半导体22包括一栅极26，其为金属，一源极28，其为n型掺杂区，一漏极30，其为n型掺杂区，以及一氧化层31，而p型金属氧化物半导体24包括一栅极32，其为金属，一源极34，其为p型掺杂区，一漏极36，其为p型掺杂区，以及一氧化层37。n型金属氧化物半导体22及p型金属氧化物半导体24是制作于p型基底(P-substrate)38上，此外，p型金属氧化物半导体24另包括一n型井(N-well)40相邻于p型基底38，而源极34及漏极36是经由n型井40与p型基底38隔离并且透过n型井40来提供p型金属氧化物半导体24导通电流时所需的通道(channel)。对n型金属氧化物半导体22而言，当栅极26与漏极30之间的电压差大于一额定值时，半导体材料内的共价键将遭受外加电场的破坏，且由于氧化层31本身即包括多个电荷，因此受该外加电场影响，造成氧化层31中产生电子扰动而使氧化层31的电子数急遽增加，使得n型金属氧化物半导体22的特性因为氧化层31崩溃被破坏而失效。同样地，对p型金属氧化物半导体24而言，当栅极32与漏极36之间的电压差大于一额定值时，半导体材料内的共价键将遭受外加电场的破坏，且由于氧化层37本身即包括多个电荷，因此受该外加电场影响，造成氧化层31中产生电子扰动而使氧化层31的电子数急遽增加，使得p型金属氧化物半导体24的特性因为氧化层37被破坏而失效。请参阅图3，图3为现有技术电位转换(level shift)电路50的示意图。电位转换电路50包括有多个晶体管52、54、56、58，其中晶体管52、56为p型金属氧化物半导体晶体管，而晶体管54、58为n型金属氧化物半导体晶体管。晶体管54的栅极连接于一电压Vdd，晶体管52、56的源极连接于一电压Vn，而输入电压Vin的高准位电压值为Vdd，而低准位电压值为接地电压(0伏特)。举例来说，若Vn及Vdd分别等于10伏特及3.3伏特，以及晶体管52、54、56、58的崩溃电压为10伏特时，则当输入电压Vin为高准位(3.3伏特)时，晶体管58为导通而晶体管54为非导通，所以端点B的电压会趋近接地电压而使晶体管52导通，同时使端点A的电压趋近10伏特，而此时晶体管56为非导通，因此输出电压Vout趋近接地电压，对晶体管52、58而言，虽然其为导通状态，但是由于漏极与栅极之间的逆向偏压趋近10伏特，如上所述，由于逆向偏压大于晶体管52、58的崩溃电压，因此会造成栅极氧化层的崩溃而产生大量崩溃电流而破坏电位转换电路50的特性。同样地，当输入电压Vin为低准位(0伏特)时，晶体管58为非导通，而晶体管54会导通而使端点A的电压趋近0伏特，同时导通晶体管56而使端点B的电压趋近10伏特，此时晶体管52为非导通，因此，输出电压Vout会趋近10伏特，对晶体管54、56而言，虽然其为导通状态，但是由于漏极与栅极之间的偏压趋近10伏特，如上所述，由于偏压大于晶体管54、56的崩溃电压，因此会造成相对应氧化层的崩溃而产生大最崩溃电流，同时破坏电位转换电路50的特性。若电位转换电路50为了避免晶体管52、54、56、58的氧化层于高电压差的情况下崩溃，因此，电位转换电路50必须控制电压Vn的准位(例如5伏特)以使晶体管52、54、56、58正常运作。如上所述，若晶体管52、54、56、58是采用一般金属氧化物半导体晶体管的制造过程，则会由于栅极氧化层本身因为电荷掺杂而具有较低的崩溃电压，进一步地使电位转换电路50于高电压(Vn)操作下，受到晶体管52、54、56、58的低崩溃电压影响而不稳定，所以电位转换电路50无法将一低电位的输入讯号转换为一电压差过大的高电位输出讯号。专利技术概述本专利技术的主要目的在于提供一种包括高崩溃电压晶体管的电位转换电路，以解决上述问题。为实现上述目的，本专利技术提供一种电位转换电路，用来将一输入电压转换成一输出电压，该电位转换电路包括至少一互补金属氧化物半导体晶体管(complementary metal oxide semiconductor transistor)，设于一p型基底(p-substrate)上，其包括一p型金属氧化物半导体晶体管及一n型金属氧化物半导体晶体管。该n型金属氧化物半导体晶体管包括一栅极，一漏极，以及一源极。该漏极包括一n型井(n-well)，形成于该p型基底上，以及一第一N+掺杂区域，设于该n型井中，而该源极，其包括一第二N+掺杂区域，形成于该p型基底上。附图的简单说明图1为现有技术金属氧化物半导体晶体管的氧化层电荷分布的示意图。图2为图1所示的金属氧化物半导体晶体管的结构示意图。图3为现有技术电位转换电路的示意图。图4为本专利技术n型金属氧化物半导体晶体管的结构示意图。图5为本专利技术第一种电位转换电路的电路示意图。图6为本专利技术第本文档来自技高网...

【技术保护点】
一种电位转换（ｌｅｖｅｌ ｓｈｉｆｔ）电路，用来将一输入电压转换成一输出电压，该电位转换电路包括： 至少一互补金属氧化物半导体晶体管（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｔｒａｎｓｉｓｔｏｒ），设于一ｐ型基底（ｐ－ｓｕｂｓｔｒａｔｅ）上，其包括一ｐ型金属氧化物半导体晶体管及一ｎ型金属氧化物半导体晶体管，该ｎ型金属氧化物半导体晶体管包括： 一栅极； 一漏极，其包括一ｎ型井（ｎ－ｗｅｌｌ），形成于该ｐ型基底上，一第一Ｎ＋掺杂区域，设于该ｎ型井中，且是与该ｎ型井相邻；以及 一源极，其包括一第二Ｎ＋掺杂区域，形成于该ｐ型基底上。

【技术特征摘要】
1.一种电位转换(level shif)电路，用来将一输入电压转换成一输出电压，该电位转换电路包括至少一互补金属氧化物半导体晶体管(complementary metal oxidesemiconductor transistor)，设于一p型基底(p-substrate)上，其包括一p型金属氧化物半导体晶体管及一n型金属氧化物半导体晶体管，该n型金属氧化物半导体晶体管包括一栅极；一漏极，其包括一n型井(n-well)，形成于该p型基底上，一第一N+掺杂区域，设于该n型井中，且是与该n型井相邻；以及一源极，其包括一第二N+掺杂区域，形成于该p型基底上。2.如权利要求1所述的电位转换电路，其包括第一及第二互补金属氧化物半导体晶体管，该二互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的栅极相互连接，用来提供一参考电压；以及第一及第二p型金属氧化物半导体晶体管，该二p型金属氧化物半导体晶体管的源极连接于一电源供应器，该第一p型金属氧化物半导体晶体管的栅极连接于该第二互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的漏极，该第二p型金属氧化物半导体晶体管的栅极连接于该第一互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的漏极，该第一p型金属氧化物半导体晶体管的漏极连接于该第一互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的源极，该第二p型金属氧化物半导体晶体管的漏极连接于该第二互补金属氧化物半导体晶体管的p型金属氧化物半导体晶体管的源极。3.如权利要求2所述的电位转换电路，其还包括一第一n型金属氧化物半导体晶体管，其漏极连接于该第二互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管的源极，其栅极连接于该第一互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管的源极，该第一n型金属氧化物半导体晶体管的源极接地。4.如权利要求3所述的电位转换电路，其另包括一输入端，连接于该第一n型金属氧化物半导体晶体管的栅极，用来输入该输入电压以控制该第一n型金属氧化物半导体晶体管是否导通。5.如权利要求4所述的电位转换电路，其中该第一及第二互补金属氧化物半导体晶体管的n型金属氧化物半导体晶体管的栅极连接于一控制电压，用来依据该控制电压以及该输入电压决定该二互...

【专利技术属性】
技术研发人员：阙隆一，林元泰，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]