半导体衬底的生产方法技术

一种半导体衬底的生产方法，其包括下述步骤：（ａ）在表面由硅制成的衬底上形成ＳｉＧｅ层；（ｂ）再在ＳｉＧｅ层上形成半导体层；和（ｃ）将离子注入衬底上的ＳｉＧｅ层中将变成元素隔离形成区的区域，并进行热处理。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及。具体来说，本专利技术涉及一种能有效地得到高质量硅衬底的，在该方法中利用了硅的畸变(distortion)。用图3(a)-3(e)所示的技术作为利用畸变生产MOSFET技术的一个例子。首先，如图3(a)所示，在硅衬底1上以外延方式生长厚度约为300nm的SiGe层2，其中Ge的浓度是20atom％，接着在SiGe层上以外延方式生长厚度约为20nm的Si层3。然后如图3(b)所示，在得到的硅衬底1的整个表面上注入氢离子，然后在约800℃下进行热处理。这种热处理的结果是，在氢注入峰达到SiGe层2和硅衬底1的界面附近时发生氢气的微孔4延伸的堆垛层错(stackingfault)5，还在界面方向上造成攻丝位错(threading dislocation)6。界面方向上的这些攻丝位错6使得SiGe层2中的畸变松弛。同时，在SiGe层2上面的Si层3中产生由于拉伸造成的畸变，其中，Si层3中的畸变松弛(relaxed)，而迁移率升高。然后如图3(c)和3(d)所示，该工艺经过一个传统的STI(浅层沟槽电离(Shallow Trench Isolation))工序，形成元素隔离区11，然后如图3(e)所示，用通常的生产方法形成栅绝缘膜12、栅电极13和源/漏区14，从而制成MOSFET。但是，根据上述生产方法，在图3(b)所示的注入氢离子的步骤中，如果氢离子的注入量足以完成SiGe层2的松弛(relaxation)，则后续的热处理将形成过多的氢气的微孔4，并且形成过多的堆垛层错。这些过多的堆垛层错在SiGe层2和硅衬底1的界面处不会停止，而是形成抵达Si层3表面的攻丝位错6。氢气的微孔4将由其造成的攻丝位错6固定，因而在后续步骤中难以除去这些攻丝位错6。因此，将氢离子的注入量设置为低于完全松弛SiGe层2的量，试图以此防止在后续的热处理中发生由于氢气的微孔4造成攻丝位错6。但是，即使将氢离子的注入量设置为低于完全松弛SiGe层2的量，也不能避免图3(b)所示的在后续的热处理中发生由SiGe层2和硅衬底1的界面产生的新攻丝位错6。因此，在这种情况下使该工艺经过图3(c)和3(d)所示的一个传统STI工序，制成MOSFET后会发现如图3(e)所示在源/漏区14下面有许多攻丝位错6，当在这些结点上施加反向电压时，其中的漏电流增加，因此，这种生产技术存在的问题是无法生产高质量的MOSFET。本专利技术提供一种，其包括下述步骤(a)在表面由硅制成的衬底上形成SiGe层；(b)再在SiGe层上形成半导体层；和(c)将离子注入衬底上的SiGe层区域中，这些区域形成元素隔离(isolation)形成区，然后进行热处理。图2是示出利用由附图说明图1(a)-1(e)所示的方法得到的半导体衬底的半导体器件的主要部分的示意性横断面图；和图3(a)-3(e)是描述现有技术的一种半导体器件的生产方法的示意性横断面图，其示出在各个步骤中半导体器件的主要部分。表面由硅制成的衬底可以是用无定形硅、微晶硅、单晶硅、多晶硅或混合有两种或多种这些晶体状态的硅制成的硅衬底，也可以是表面上有这些硅层的所谓SOI衬底。特别优选单晶硅衬底。可以用各种传统方法形成SiGe层，例如CVD法、溅射法、真空沉积法或MEB法。具体来说，优选用CVD法中的外延生长法形成SiGe层。这种情况下的成膜条件可选自本领域公知的条件，具体来说，例如，400℃-900℃，优选约400℃-650℃的成膜温度是合适的。具体来说，如果生长的SiGe层中的Ge浓度范围如下，例如，生长的SiGe层中的Ge浓度是30atom％，则成膜温度优选是500℃或更低。这种SiGe层中的Ge浓度没有具体限定，其浓度可以是约1atom％-50atom％，优选10atom％-40atom％，更优选20atom％-30atom％。SiGe层优选是厚膜，使得为松弛位错而在后续退火步骤中发生在SiGe层和硅衬底界面处的位移错位不会对形成在其顶部上的半导体器件如MOSFET产生负面影响。一般来说，降低生长温度是增加膜厚的一种有效技术。另一方面，该膜的膜厚优选小于SiGe层沉积在衬底上时SiGe层中发生晶格畸变的松弛时的膜厚，即，其膜厚小于临界膜厚。具体来说，其膜厚可以是约50nm-500nm，另外，约100nm-500nm的膜厚是合适的。具体来说，当考虑到在后续步骤中要形成PN结时，SiGe层的膜厚优选是300nm或更大。然后在步骤(b)中，在得到的衬底上形成半导体层。对半导体层没有特别限定，只要其具有和硅同样的菱形结构即可。例如，Si、其中已经加入C的Si或其中的Ge浓度低于上述SiGe层中的Ge浓度的SiGe层可以作为半导体层。特别优选硅(Si)层。SiC中的C浓度没有具体限定，例如，其浓度可以是约0.1atom％-2atom％。另外，SiGe层中的Ge浓度约为10atom％或更低时是合适的。可以用与形成SiGe层同样的方法形成半导体层，优选在形成SiGe层后通过如转换生长气在同一个器件中形成半导体层。这样可以减少SiGe层表面上的氧气污染等。这种情况下的衬底温度优选约为400℃-650℃。考虑到在生产半导体器件的后续步骤中膜厚的减少及SiGe层中的Ge扩散等，优选使半导体层是厚膜，为了抑制由于松弛SiGe层的畸变步骤后的拉伸产生的畸变所造成的发生在Si层上的缺陷，同时还优选是形成的半导体层的膜厚小于临界膜厚。在本申请中优选地是，SiGe层中的Ge浓度越高，半导体层越薄，在生产半导体器件的后续工序中进行热处理的温度越高，半导体层越薄。具体来说，其膜厚约为1nm-100nm，更优选约5nm-30nm，具体来说，如果半导体层形成在Ge浓度为30atom％的SiGe层上，则合适的膜厚约为20nm或更小，如果半导体层形成在Ge浓度为20atom％的SiGe层上，则合适的膜厚约为50nm或更小。在本申请中优选地是，在形成SiGe层和半导体层后向得到的衬底注入离子和进行热处理。宜于用能够在使用的硅衬底表面中导入晶格缺陷的元素和作为离子注入后退火的结果是能够在硅衬底中产生微孔的元素等进行离子注入。这样的元素可以选自氢、惰性气体和IV族元素。具体来说，可以用氢、氦、氖、硅、碳、锗等作为这样的元素。特别优选氢。可以根据使用的离子类型、SiGe层的膜厚、半导体层的材料和膜厚等适当调节离子注入的加速能量。要求将加速能量设定为一个值，例如，使注入峰在硅衬底中位于SiGe层和衬底的界面附近的位置处，更具体地说，为了防止SiGe层中出现缺陷和防止SiGe层成为薄膜，注入峰在衬底中的位置是从界面开始的深度约为20nm或更大(深度优选约为30nm-70nm)。注入能量的值可以是约20keV-150keV，优选约30keV-35keV，更具体地说，如果SiGe层的膜厚约为200nm且使用氢，则注入能量的值可以是约18keV-25keV。可以使用的剂量值约为2×1016cm-2或更低。例如，可以用炉内退火、灯光退火、RTA等作为退火的类型，退火可以在600℃-900℃的惰性气氛中、标准大气中、氮气气氛中、氧气气氛中、氢气气氛中等进行约10分钟-30分钟。另外，在步骤(c)中，将离子注入衬底上的SiGe层中将形成元素隔离形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体衬底的生产方法，其包括下述步骤(a)在表面由硅制成的衬底上形成SiGe层；(b)再在SiGe层上形成半导体层；和(c)将离子注入衬底上的SiGe层中将变成元素隔离形成区的区域，并进行热处理。2.根据权利要求1所述的方法，其中，在步骤(c)中注入的离子选自氢、惰性气体和II-V族元素，离子的剂量是1×1015cm-2或更大。3.根据权利要求2所述的方法，其中，离子是硅离子、锗离子或砷离子。4.根据权利要求1所述的方法，其中，在离子注入步骤(c)前在将变成元素隔离形成区的区域中形成其底部位于SiGe层中的沟槽，使得在步骤(c)中能够将离子注入所述沟槽的底部。5.根据权利要求1所述的方法，其中，形成SiGe层，以使其具有的Ge浓度是10atom％-50atom％，膜厚是50nm-500nm。6.根据权利要求1所述的方法，其中，半导体层是其中的Ge浓度比Si中的Ge浓度低的SiGe层和其中加入Si或C的SiGe层。7.根据权利要求1所述的方法，其中，半导体衬底用于MOS晶体管。8.一种半导体衬底的生产方法，其包括下述步骤(a)在表面由硅制成的衬底上形成SiGe层；(b)再在SiGe层上形成半导体层；(c)将离子注入衬底上的SiGe层中将变成元素隔离形成区的区域，然后进行热处理；和(d)将离子注入衬底，然后进行热处理；其中，步骤(d)是在步骤(a)和(b)之后和步骤(c)之前进行的。9.根据权利要求8所述的方法，其中，在步骤(c)中注入的离子选自氢、惰性气体和II-V族元素，离子的剂量是1×1015cm-2或更大。10.根据权利要求9所述的方法，其中，离子是硅离子、锗离子或砷离子。11.根据权利要求8所述的方法，其中，在离子注入步骤(c)前在将变成元素隔离形成区的区域中...

【专利技术属性】
技术研发人员：马场智也，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：