半导体结构和处理这种结构的方法技术

提出一种到一个隐埋导电层的具有低电阻的接触结构的处理方法，该导电层在一个用以形成部分半导体元件的器件层之中或之下，其中，首先在所述器件层中实现一个到达所述隐埋的导电层的高掺杂区域，紧跟着一个蚀刻沟道的步骤，该沟道通过所述高掺杂区域，其蚀刻的最终深度至少延伸到在所述隐埋的导电层下面的半导体衬底。在一种变化的方法中，在高掺杂区域被提供之前，该沟道首先被预先蚀刻到一个预先确定的深度。同时也叙述了通过这些方法实现的一种半导体结构。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种处理和埋层低电阻接触的结构的方法，如在第一个权利要求的序言中所进一步叙述的一样。
技术介绍
埋层通常出现在高电压或双极型器件的结构中，并用于创造诸如DMOS晶体管那样的竖直器件，或降低双极型晶体管的集电极电阻。在传统的块硅工艺中，这种埋层是通过将高剂量的离子注入到半导体衬底，紧跟后续的退火这样的方法制成的。埋层形成以后，在晶片上通常生长一层外延层也叫器件层。在这种外延硅层中，将进一步实现有源器件。这样的外延硅层的最后厚度，可以在高速双极型工艺的1μm到高压双极型和DMOS工艺的3-5μm甚至到甚高压工艺的10-20μm之间变化。在有源器件诸如双极型或MOS器件的一系列工艺处理期间，必要的工艺步骤之一是提供一个实现和这些埋层低电阻接触的结构。第一种实现和这样的埋层低电阻接触的已知方法包括沉阱的使用。这是通过在半导体衬底中注入高剂量高能量的离子，紧跟着在升高的温度中的退火步骤而制成的，退火的时间足以使注入的杂质原子通过扩散到达埋层。但是，大量的热处理会在其他层中引起不需要的扩散，并在分级的后道工序中是不希望的。此外，对深度扩散的要求可以引起注入沉阱的横向扩散，这实质本文档来自技高网...

【技术保护点】
一种到一个隐埋导电层的具有低电阻的接触结构的处理方法，该导电层在一个用以形成部分半导体元件的器件层之中或之下，所述方法包括一个在所述器件层中设置一个到达所述隐埋导电层的高掺杂区域的步骤，其特征在于，所述设置所述高掺杂区域的步骤后紧跟着一 个蚀刻沟道的步骤，该沟道通过所述高掺杂区域，其蚀刻的最终深度至少延伸到在所述隐埋导电层下面的半导体衬底。

【技术特征摘要】
EP 2002-4-11 EP 02290902.21.一种到一个隐埋导电层的具有低电阻的接触结构的处理方法，该导电层在一个用以形成部分半导体元件的器件层之中或之下，所述方法包括一个在所述器件层中设置一个到达所述隐埋导电层的高掺杂区域的步骤，其特征在于，所述设置所述高掺杂区域的步骤后紧跟着一个蚀刻沟道的步骤，该沟道通过所述高掺杂区域，其蚀刻的最终深度至少延伸到在所述隐埋导电层下面的半导体衬底。2.如权利要求1所述的方法，其特征在于，所述高掺杂区域由通过一个绝缘掩模层的一个高温掺杂步骤设置，其中所述绝缘掩模层也被用于限定所述沟道区域。3.如权利要求2所述的方法，其特征在于，所述绝缘掩模层包括一个氧化层作为顶层。4.如权利要求2所述的方法，其特征在于，所述高温掺杂步骤通过一个沉积在所述绝缘掩模层的顶部的多晶硅层进行。5.如权利要求1所述的方法，其特征在于，所述设置所述高掺杂区域的步骤之前有一个把所述沟道区域预先蚀刻到一个浅于所述最后深度的预先确定的深度的步骤。6.如权利要求5所述的方法...

【专利技术属性】
技术研发人员：PFM科尔森，S布能，E德贝克，FMY德佩斯特尔，PDW莫恩斯，MRA塔科，DFM维兰纽瓦，
申请(专利权)人：AMI半导体比利时有限公司，
类型：发明
国别省市：BE[比利时]