半导体器件及其制造方法技术

一种半导体器件的制造方法，包括在下层互连的表面上形成保护膜，和通过在保护膜的表面上依次叠置第一多孔膜、第一无孔膜、第二多孔膜以及第二无孔膜形成多层结构膜，并形成过孔和互连沟槽。除去抗蚀剂掩模之后，除去在过孔底部露出的保护膜。通过在过孔和互连沟槽中嵌入互连材料形成双镶嵌结构的上层互连。第一无孔膜包括第一层和第二层，第一层相对于保护膜具有高蚀刻选择比，第二层相对于抗蚀剂掩模和第二多孔膜具有高蚀刻选择比。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有使用双镶嵌工艺形成的多层互连的。
技术介绍
近年来，已开发了减小互连电阻和线间电容以获得较高性能的半导体器件的技术。作为减小互连电阻的技术之一，现已知使用镶嵌工艺的铜金属化。称为双镶嵌的工艺对减小互连电阻特别有效，在双镶嵌工艺中互连和过孔栓塞同时形成。由于互连形成在层间介质层中，因此使用低k层间介质层来减小互连电阻。例如，现在需要具有2.5或更小相对介电常数的低k层间介质。具体地，已开发了使用多孔材料膜的双镶嵌工艺。多孔膜具有以下特性通过干蚀刻工艺可以改变它的性质并且它的蚀刻速率高于无孔膜的蚀刻速率。对多孔膜的蚀刻控制很难。当由多孔膜组成的层间介质用在双镶嵌工艺中时，在蚀刻形成互连形状的步骤中，位于互连底部的那部分多孔膜特别在性质上发生变化。对多孔膜的不需要的过量蚀刻导致难以形成具有需要性质的多层互连。在‘Copper Dual Damascene Interconnects with Low-K(Keff＜3.0)Dielectrics Using FLARE and Organo-Silicate Hard Mask’International Electron Devices Meeting(IEDM)1999，623页中介绍了一种方法，其中蚀刻终止膜提供在设置过孔栓塞的多孔膜和设置互连的多孔膜之间。该蚀刻终止膜为相对于多孔膜具有高蚀刻选择比的无孔膜。该蚀刻终止膜有助于多孔膜上的蚀刻控制并防止多孔膜性质改变。蚀刻终止膜保护位于互连底部的多孔膜不被过量蚀刻。对于蚀刻终止膜，可以使用SiCH膜、SiCN膜或有机膜。以上提到的每个膜在成分上与互连(例如，嵌入的互连)表面上形成的抗蚀剂掩模和钝化膜(保护膜)类似，该互连就位于双镶嵌结构的上层互连的下面。在除去过孔底部的抗蚀剂掩模和钝化膜的步骤中，蚀刻终止膜也被蚀刻。多孔膜暴露在互连的底部，并且难以形成符合设计尺寸的过孔栓塞。蚀刻终止膜制得较厚，以便即使在除去各部件的步骤之后留下来的蚀刻终止膜仍具有足够的厚度。用于蚀刻终止膜的SiCH膜、SiCN膜或有机膜具有的介电常数高于多孔膜的介电常数。使用厚蚀刻终止膜将导致线间电容增加。
技术实现思路
根据本专利技术一个实施例的半导体器件的制造方法，包括形成下层互连；在下层互连的表面上形成保护膜；通过在保护膜的表面上依次叠置第一多孔膜、第一无孔膜、第二多孔膜以及第二无孔膜形成多层结构膜；通过使用抗蚀剂掩模干蚀刻多层结构膜，在第一多孔膜和第一无孔膜中形成过孔，和在第二多孔膜和第二无孔膜中形成与过孔相通的互连沟槽；除去抗蚀剂掩模；除去抗蚀剂掩模之后除去在过孔底部露出的保护膜；以及在过孔和互连沟槽中嵌入互连材料形成双镶嵌结构的上层互连，上层互连被连接到下层互连，其中对于第一无孔膜，使用了包括至少两层的多层膜，其中设置得靠近第一多孔膜的第一层由相对于保护膜具有高蚀刻选择比的材料制成，并且与第一层相比设置得更靠近第二多孔膜的第二层由相对于抗蚀剂掩模和第二多孔膜具有高蚀刻选择比的材料制成。此外，根据本专利技术另一实施例的半导体器件的制造方法，包括形成下层互连；在下层互连的表面上形成保护膜，在保护膜的表面上依次叠置第一多孔膜、第一无孔膜、第二多孔膜以及第二无孔膜形成多层结构膜；在第一多孔膜和第一无孔膜中形成过孔；以及通过使用抗蚀剂掩模干蚀刻多层结构膜，在第二多孔膜和第二无孔膜中形成与过孔相通的互连沟槽；除去过孔底部露出的保护膜；除去保护膜之后除去抗蚀剂掩模；以及通过在过孔和互连沟槽中嵌入互连材料形成双镶嵌结构的上层互连，上层互连连接到下层互连，其中对于第一无孔膜，使用了包括至少两层的多层膜，其中设置得靠近第一多孔膜的第一层由相对于抗蚀剂掩模具有高蚀刻选择比的材料制成，并且与第一层相比设置得更靠近第二多孔膜的第二层由相对于保护膜和第二多孔膜具有高蚀刻选择比的材料制成。此外，根据本专利技术的另一实施例的半导体器件，包括形成在半导体基板上的下层互连，绝缘膜介于它们其间；在绝缘膜的表面上包括在下层互连上形成的保护膜，在保护膜的表面上依次至少叠置第一多孔膜、第一无孔膜以及第二多孔膜形成的多层结构膜；以及在保护膜和多层结构膜中形成的双镶嵌结构的上层互连，上层互连包括连接到下层互连的过孔栓塞部分以及连接到以第一无孔膜为界(boundary)过孔栓塞的互连部分，其中第一无孔膜为包括至少两层的多层膜，包含任何一层的第一无孔膜由相对于保护膜具有高蚀刻选择比的材料制成，靠近第一多孔膜设置的层由相对于靠近第二多孔膜设置的层具有高蚀刻选择比的材料制成，靠近第二多孔膜设置的层由相对于第二多孔膜具有高蚀刻选择比的材料制成。附图说明图1A-1C示出了根据本专利技术第一实施例的半导体器件的制造步骤的剖面图。图2D和2E示出了根据本专利技术第一实施例的半导体器件的制造步骤的剖面图。图3F和3G示出了根据本专利技术第一实施例的半导体器件的制造步骤的剖面图。图4H和4I示出了根据本专利技术第一实施例的半导体器件的制造步骤的剖面图。图5J示出了根据本专利技术第一实施例的半导体器件的制造步骤的剖面图。图6A和6B示出了根据本专利技术的第一实施例形成过孔和互连沟槽的其它步骤的剖面图。图7A和7B示出了根据本专利技术第二实施例的半导体器件的制造步骤的剖面图。图8C和8D示出了根据本专利技术第二实施例的半导体器件的制造步骤的剖面图。图9E和9F示出了根据本专利技术第二实施例的半导体器件的制造步骤的剖面图。图10G示出了根据本专利技术第二实施例的半导体器件的制造步骤的剖面图。具体实施例方式(第一实施例)下面参考图1A到6B介绍根据本专利技术第一实施例的半导体器件及半导体器件的制造方法。(第一步)在半导体基板上的绝缘膜中形成嵌入的互连(下层互连)，由此部分露出互连的表面。如图1A所示，例如SiO2制成的绝缘膜2形成在半导体基板1上，并形成了用于嵌入互连的沟槽。为导电阻挡膜的TiN膜3形成在绝缘膜2的表面上。形成被包裹(wrapped)在TiN膜3中的嵌入铜互连(下层互连)4。露出这些嵌入铜互连4的表面。嵌入互连例如按如下形成互连沟槽形成在绝缘膜中，互连材料嵌在这些互连沟槽中；以及通过化学机械抛光(CMP)工艺除去互连材料的过量部分。对于绝缘膜2，例如可以使用硼磷硅酸盐玻璃(BPSG)膜、磷硅酸盐玻璃(PSG)膜、SiOF、有机旋涂玻璃、聚酰亚胺、多孔膜(多孔材料膜)或类似物。对于嵌入互连的互连材料，例如可以使用如Cu-Si合金、Cu-Al合金、Cu-Si-Al合金或Cu-Ag合金的Cu合金、或者Al或如Al-Si合金、Al-Cu合金或Al-Si-Cu合金的Al合金。当使用Cu或Cu合金作为互连材料时，优选在绝缘膜中形成嵌入互连，由此每个嵌入互连包裹在导电阻挡膜中。对于导电阻挡膜，例如可以使用Ta膜、TaN膜、Ti膜或类似物。(第二步)如图1B所示，50nm厚的SiCN膜(保护膜)5形成在包含具有平面化表面的嵌入铜互连4的绝缘膜2的表面上。100nm厚的多孔有机硅氧烷膜(第一多孔膜)6形成在保护膜5的表面上。如图1C所示，第一无孔膜7形成在第一多孔膜6的表面上。第一无孔膜7为多层膜，包括由相对于保护膜5具有高蚀刻选择比的材料制成的第一层(下层)8和相对于抗蚀剂掩模和第二多孔膜具有高蚀刻选择比的材料制成的第二层(上本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：　　　　形成下层互连；　　　　在下层互连的表面上形成保护膜；　　　　　通过在保护膜的表面上依次叠置第一多孔膜、第一无孔膜、第二多孔膜以及第二无孔膜形成多层结构膜；　　　　通过使用抗蚀剂掩模干蚀刻多层结构膜，在第一多孔膜和第一无孔膜中形成过孔，和在第二多孔膜和第二无孔膜中形成与过孔相通的互连沟槽；　　　　除去抗蚀剂掩模；　　　　除去抗蚀剂掩模之后除去在过孔底部露出的保护膜；以及　　　　在过孔和互连沟槽中嵌入互连材料形成双镶嵌结构的上层互连，上层互连被连接到下层互连，　　　　其中对于第一无孔膜，使用了包括至少两层的多层膜，其中设置得靠近第一多孔膜的第一层由相对于保护膜具有高蚀刻选择比的材料制成，并且与第一层相比设置得更靠近第二多孔膜的第二层由相对于抗蚀剂掩模和第二多孔膜具有高蚀刻选择比的材料制成。

【技术特征摘要】
JP 2003-1-17 010133/20031.一种半导体器件的制造方法，包括形成下层互连；在下层互连的表面上形成保护膜；通过在保护膜的表面上依次叠置第一多孔膜、第一无孔膜、第二多孔膜以及第二无孔膜形成多层结构膜；通过使用抗蚀剂掩模干蚀刻多层结构膜，在第一多孔膜和第一无孔膜中形成过孔，和在第二多孔膜和第二无孔膜中形成与过孔相通的互连沟槽；除去抗蚀剂掩模；除去抗蚀剂掩模之后除去在过孔底部露出的保护膜；以及在过孔和互连沟槽中嵌入互连材料形成双镶嵌结构的上层互连，上层互连被连接到下层互连，其中对于第一无孔膜，使用了包括至少两层的多层膜，其中设置得靠近第一多孔膜的第一层由相对于保护膜具有高蚀刻选择比的材料制成，并且与第一层相比设置得更靠近第二多孔膜的第二层由相对于抗蚀剂掩模和第二多孔膜具有高蚀刻选择比的材料制成。2.根据权利要求1的方法，其中通过叠置下层和其上的上层形成第一无孔膜，上层由相对于第二多孔膜和抗蚀剂掩模具有高蚀刻选择比的材料制成，下层由相对于保护膜具有高蚀刻选择比的材料制成。3.根据权利要求1的方法，其中通过叠置至少包括下层和上层的两层或多层形成第一无孔膜，上层由相对于第二多孔膜具有高蚀刻选择比的材料制成，下层由相对于上层具有高蚀刻选择比的材料制成，以及包括两层或多层的多层膜的任何一层由相对于保护膜具有高蚀刻选择比的材料制成。4.一种半导体器件的制造方法，包括形成下层互连；在下层互连的表面上形成保护膜；在保护膜的表面上依次叠置第一多孔膜、第一无孔膜、第二多孔膜以及第二无孔膜形成多层结构膜；通过使用抗蚀剂掩模干蚀刻多层结构膜，在第一多孔膜和第一无孔膜中形成过孔和在第二多孔膜和第二无孔膜中形成与过孔相通的互连沟槽；除去过孔底部露出的保护膜；除去保护膜之后除去抗蚀剂掩模；以及通过在过孔和互连沟槽中嵌入互连材料形成双镶嵌结构的上层互连，上层互连连接到下层互连，其中对于第一无孔膜，使用了包括至少两层的多层膜，其中设置得靠近第一多孔膜的第一层由相对于抗蚀剂掩模具有高蚀刻选择比的材料制成，并且与第一层相比设置得更靠近第二多孔膜的第二层由相对于保护膜和第二多孔膜具有高蚀刻选择比的材料制成。5.根据权利要求4的方法，其中通过叠置下层和其上的上层形成第一无孔膜，上层由相对于保护膜和第二多孔膜具有高蚀刻选择比的材料制成，下层由相对于抗蚀剂掩模具有高蚀刻选择比的材料制成。6.根据权利要求4的方法，其中通过叠置至少包括下层和上层的两层或多层形成第一无孔膜，上层由相对于第二多孔膜具有高蚀刻选择...

【专利技术属性】
技术研发人员：增田秀显，宫岛秀史，中田錬平，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]