【技术实现步骤摘要】
本专利技术涉及具有使用双镶嵌工艺形成的多层互连的。
技术介绍
近年来，已开发了减小互连电阻和线间电容以获得较高性能的半导体器件的技术。作为减小互连电阻的技术之一，现已知使用镶嵌工艺的铜金属化。称为双镶嵌的工艺对减小互连电阻特别有效，在双镶嵌工艺中互连和过孔栓塞同时形成。由于互连形成在层间介质层中，因此使用低k层间介质层来减小互连电阻。例如，现在需要具有2.5或更小相对介电常数的低k层间介质。具体地，已开发了使用多孔材料膜的双镶嵌工艺。多孔膜具有以下特性通过干蚀刻工艺可以改变它的性质并且它的蚀刻速率高于无孔膜的蚀刻速率。对多孔膜的蚀刻控制很难。当由多孔膜组成的层间介质用在双镶嵌工艺中时，在蚀刻形成互连形状的步骤中，位于互连底部的那部分多孔膜特别在性质上发生变化。对多孔膜的不需要的过量蚀刻导致难以形成具有需要性质的多层互连。在‘Copper Dual Damascene Interconnects with Low-K(Keff＜3.0)Dielectrics Using FLARE and Organo-Silicate Hard Mask’Internatio...
【技术保护点】
一种半导体器件的制造方法，包括： 形成下层互连； 在下层互连的表面上形成保护膜； 通过在保护膜的表面上依次叠置第一多孔膜、第一无孔膜、第二多孔膜以及第二无孔膜形成多层结构膜； 通过使用抗蚀剂掩模干蚀刻多层结构膜，在第一多孔膜和第一无孔膜中形成过孔，和在第二多孔膜和第二无孔膜中形成与过孔相通的互连沟槽； 除去抗蚀剂掩模； 除去抗蚀剂掩模之后除去在过孔底部露出的保护膜；以及 在过孔和互连沟槽中嵌入互连材料形成双镶嵌结构的上层互连，上层互连被连接到下层互连， 其中对于第一无孔膜，使用了包括至少两层的多层膜，其中设置得靠近第一多孔膜...
【技术特征摘要】
JP 2003-1-17 010133/20031.一种半导体器件的制造方法，包括形成下层互连；在下层互连的表面上形成保护膜；通过在保护膜的表面上依次叠置第一多孔膜、第一无孔膜、第二多孔膜以及第二无孔膜形成多层结构膜；通过使用抗蚀剂掩模干蚀刻多层结构膜，在第一多孔膜和第一无孔膜中形成过孔，和在第二多孔膜和第二无孔膜中形成与过孔相通的互连沟槽；除去抗蚀剂掩模；除去抗蚀剂掩模之后除去在过孔底部露出的保护膜；以及在过孔和互连沟槽中嵌入互连材料形成双镶嵌结构的上层互连，上层互连被连接到下层互连，其中对于第一无孔膜，使用了包括至少两层的多层膜，其中设置得靠近第一多孔膜的第一层由相对于保护膜具有高蚀刻选择比的材料制成，并且与第一层相比设置得更靠近第二多孔膜的第二层由相对于抗蚀剂掩模和第二多孔膜具有高蚀刻选择比的材料制成。2.根据权利要求1的方法，其中通过叠置下层和其上的上层形成第一无孔膜，上层由相对于第二多孔膜和抗蚀剂掩模具有高蚀刻选择比的材料制成，下层由相对于保护膜具有高蚀刻选择比的材料制成。3.根据权利要求1的方法，其中通过叠置至少包括下层和上层的两层或多层形成第一无孔膜，上层由相对于第二多孔膜具有高蚀刻选择比的材料制成，下层由相对于上层具有高蚀刻选择比的材料制成，以及包括两层或多层的多层膜的任何一层由相对于保护膜具有高蚀刻选择比的材料制成。4.一种半导体器件的制造方法，包括形成下层互连；在下层互连的表面上形成保护膜；在保护膜的表面上依次叠置第一多孔膜、第一无孔膜、第二多孔膜以及第二无孔膜形成多层结构膜；通过使用抗蚀剂掩模干蚀刻多层结构膜，在第一多孔膜和第一无孔膜中形成过孔和在第二多孔膜和第二无孔膜中形成与过孔相通的互连沟槽；除去过孔底部露出的保护膜；除去保护膜之后除去抗蚀剂掩模；以及通过在过孔和互连沟槽中嵌入互连材料形成双镶嵌结构的上层互连，上层互连连接到下层互连，其中对于第一无孔膜，使用了包括至少两层的多层膜，其中设置得靠近第一多孔膜的第一层由相对于抗蚀剂掩模具有高蚀刻选择比的材料制成，并且与第一层相比设置得更靠近第二多孔膜的第二层由相对于保护膜和第二多孔膜具有高蚀刻选择比的材料制成。5.根据权利要求4的方法，其中通过叠置下层和其上的上层形成第一无孔膜，上层由相对于保护膜和第二多孔膜具有高蚀刻选择比的材料制成，下层由相对于抗蚀剂掩模具有高蚀刻选择比的材料制成。6.根据权利要求4的方法，其中通过叠置至少包括下层和上层的两层或多层形成第一无孔膜，上层由相对于第二多孔膜具有高蚀刻选择...
【专利技术属性】
技术研发人员：增田秀显，宫岛秀史，中田錬平，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。