【技术实现步骤摘要】
本专利技术涉及一种带有用于引线键合的键合焊盘的半导体器件以及制造这种半导体器件的方法。
技术介绍
当在采用铜互连的现有技术的半导体器件中在铜互连上方形成键合焊盘时，在有些情况中，键合部位会位于偏移铜互连上方的位置上(参见公开号为2001-15516的日本专利申请，第4-5页，图2)。图1是个剖面结构图，示出了现有技术的半导体器件的结构的示例，在形成在半导体衬底10上的铜互连700上提供多个铜焊盘，最顶层铝互连730形成在最顶层铜焊盘710上方，它们之间夹有势垒金属720。最顶层铝互连730的键合部位735位于偏移铜互连700的位置上。因而，在键合时产生的压力被施加到位于键合部位735下面的钝化绝缘膜740以及层间介电膜750上。因此，键合时压力对铜互连700的影响能够得到降低以及表面上的铜互连700的暴露能够得到预防。但是，现有技术的上述半导体器件存在几个缺点。第一，由于这是一种键合部位位于偏移铜互连的位置上的结构，键合焊盘的面积大于键合部位位于铜互连的正上方的情况中的键合焊盘，因此这种结构会使芯的片尺寸变大。其次，如果键合部位下面存在其介电常数相对低于氧化物...
【技术保护点】
一种半导体器件，包含：形成在半导体衬底上的键合焊盘；形成在所述键合焊盘的下表面上的上层铜层，它们中间夹有势垒金属；以及下层铜层，其形成地比所述上层铜层更靠近所述半导体衬底；其中，所述键合焊盘下面的所述下层铜层 的铜面积等于或低于所述上层铜层的铜面积。
【技术特征摘要】
JP 2003-1-30 021959/20031.一种半导体器件，包含形成在半导体衬底上的键合焊盘；形成在所述键合焊盘的下表面上的上层铜层，它们中间夹有势垒金属；以及下层铜层，其形成地比所述上层铜层更靠近所述半导体衬底；其中，所述键合焊盘下面的所述下层铜层的铜面积等于或低于所述上层铜层的铜面积。2.如权利要求1所述的半导体器件，其中所述下层铜层与所述上层铜层电绝缘。3.如权利要求1所述的半导体器件，其中，所述上层铜层的铜面积比大于在所述半导体衬底上形成为电路互连的其它铜层的铜面积比。4.如权利要求1所述的半导体器件，其中，所述上层铜层的铜面积比是至少70％。5.如权利要求1所述的半导体器件，其中，所述键合焊盘和所述上层铜层的平面面积基本相等。6.如权利要求1所述的半导体器件，其中所述上层铜层由多个铜层构成。7.如权利要求6所述的半导体器件，其中，所述上层铜层中的每个铜层的铜面积比基本相同。8.如权利要求6所述的半导体器件，进一步包含位于所述上层铜层中的每个铜层之间的层间介电膜；以及由铜组成的通孔栓塞，其嵌入所述层间介电膜中；其中，所述上层铜层中的每个铜层通过所述通孔栓塞连接。9.如权利要求8所述的半导体器件，其中，位于所述上层铜层的最上面的铜层的铜层图形和连接至铜层图形的所述通孔栓塞被嵌入由第一材料所组成的介电膜中。10.如权利要求1所述的半导体器件，其中，所述下层铜层的铜面积比至少为15％且不大于95％。11.如权利要求1所述的半导体器件，其中所述下层铜层由多个铜层构成。12.如权利要求11所述的半导体器件，其中，所述下层铜层中的每个铜层的铜面积比相等。13.如权利要求11所述的半导体器件，其中，在所述下层铜层中的每个铜层之间插入由第一材料所组成的介电膜。14.如权利要求13所述的半导体器件，其中，所述下层铜层中的每个铜层由嵌入介电膜的铜层图形构成，其中，介电膜由其介电常数相对低于所述第一材料的第二材料组成。15.如权利要求14所述的半导体器件，其中所述第二材料比所述第一材料软。16.如权利要求14所述的半导体器件，其中，由所述第二材料所组成的介电膜包含下述膜中的任何一种SiOC膜、碳化硅(SiC)膜、SiOF膜、多孔二氧化硅(SiO2)膜、多孔SiOC膜和带有梯型氢化硅氧烷的梯型氧化物膜。17.如权利要求13所述的半导体器件，其中，在所述下层铜层中的每个铜层之间插入由其介电常数相对低于所述第一材料的第三材料所组成的介电膜。18.如权利要求17所述的半导体器件，其中所述第三材料比所述第一材料软。19.如权利要求17所述的半导体器件，其中，由所述第三材料所组成的介电膜包含下述膜中的任何一种SiOC膜、碳化硅(SiC)膜、SiOF膜、多孔二氧化硅(SiO2)膜、多孔SiOC膜和带有梯型氢化硅氧烷的梯型氧化物膜。20.一种半导体器件，包含位于半导体衬底上的键合焊盘；形成在所述键合焊盘的下表面上的上层铜层，它们中间夹有势垒金属；以及下层铜层，其比所述上层铜层更靠近所述半导体衬底；其中，所述上层铜层与所述下层铜层电绝缘，且所述上层铜层的铜面积...
【专利技术属性】
技术研发人员：小田典明，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。