通过离子注入实现晶粒更加细小的鈷硅化物工艺制造技术

一种实现晶粒更加细小的集成电路钴硅化物的工艺，其特征在于在形成钴硅化物ＣｏＳｉ或者Ｃｏ↓［２］Ｓｉ后，通过离子注入的方法，将不同种类的离子注入穿过ＣｏＳｉ到衬底中，通过随后的第二次快速热退火，以形成晶粒更加细小的钴硅化物。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属于集成电路制造工艺
，具体涉及一种通过离子注入的方法实现晶粒更加细小的鈷硅化物工艺。
技术介绍
随着集成电路的不断发展，晶体管的最小线宽不断缩小。目前主流工艺0.13μm技术就是指栅极的长度为0.13微米。在线宽不断缩小的同时，为了提高晶体管的性能，源/漏结的深度也在不断减小，在0.13微米工艺下结的深度只有数十纳米。目前的集成电路制造工艺中都使用硅化物工艺技术来减少源漏区域和多晶电极的电阻。其中在0.18/0.13微米技术下使用钴硅化物(CoSi2)取代以前的钛硅化物工艺。鈷硅化物工艺的突出优点就是电阻没有随线宽缩小而变大的效应。但是对于鈷硅化物工艺来说，不仅是要保持低电阻，在结深很浅的情况下，保证结的漏电足够小，也是鈷硅化物工艺面对的一个重大的工艺难点。目前主要的方法就是调节溅射的Co膜的厚度或者调节快速热退火的温度。而这很可能造成满足电阻要求就不满足漏电要求，满足漏电要求就不满足电阻要求的两难处境。特别是在结深更浅的0.09μm工艺下，已有诸如NiSi等新的模块工艺可以取代CoSi2。为了能够满足在更新技术下对硅化物的要求，需要对目前的钴硅化物工艺作出改进。
技术实现思路
本专利技术的目的在于提出一种既能满足面电阻，又可控制结漏电的集成电路钴硅化物工艺，使鈷硅化物的晶粒更加细小，从而与硅衬底之间的界面所形成的突起更少，不易于形成局部电场集中，从而有效地抑制结漏电，以适合更小线宽的需要，满足更高的器件要求。本专利技术提出的钴硅化物工艺，是在形成钴硅化物CoSi或Co2Si后，通过离子注入的方法，将不同种类的离子注入穿过CoSi到衬底中，注入离子的种类可以有多种，如N、Ar、Ge、BF2或者As等等。通过随后的第二次快速热退火，以形成晶粒更加细小的钴硅化物(CoSi2)。本分明中离子注入的能量要比较高，应在30keV以上，例如为30keV-60keV，其注入剂量可在1×1014/cm2到9×1014/cm2。对于鈷硅化物来说，RTP造成钴硅化物在形成过程中有若干类似“毛刺”的尖锐突起是造成漏电的一个主要失效原因。为了避免这种现象的发生，需要得到晶粒更加细小的钴硅化物。在形成了CoSi或者Co2Si后，可以通过离子注入的方法，将已有的晶粒给打碎，从而在第二次热退火过程中，通过反应以及再结晶获得晶粒更加细小的钴硅化物，则可以保证在膜足够厚的情况下，漏电足够小。从而使钴硅化物工艺可以在0.13μm以下的更新的技术中仍然获得令人满意的效果。附图说明图1为Co/Ti(N)溅射后/RTP1后，整个硅片覆盖着金属。图2为Co溅射前，对表面进行预处理的离子注入。图3为选择性腐蚀后硅片表面硅化物分布图，图中仅在晶体管的三个电极区域(源极、栅极、漏极)上存在硅化物。附图标号1为晶体管源极、2为晶体管栅极、3为晶体管漏极、4为金属或硅化物、5为硅化物、6表示离子注入。具体实施例方式1、用稀释的氢氟酸清洁硅片表面2、通过PVD的方法在硅片表面整片淀积形成硅化物需要的金属，如10nmCo(钴)/8nmTiN(氮化钛)，如图1所示。3、采用快速热退火(RTP)的方法，在较低温度，如500-600度，形成高电阻的硅化物CoSi(硅化钴)，如图1所示。4、通过离子注入将某些元素，如N、Ar，或者Ge、BF2、As再次注入到衬底中。由于离子穿过CoSi，释放的离子能量会将已有的晶粒给打碎，在随后的RTP2工艺中，更有利于形成晶粒更加细小的CoSi2钴硅化物。使用BF2、As注入时可以分p+、n+区域进行分别注入，如图2所示。5、通过APM(氨水双氧水)/SPM(硫酸双氧水)将残余金属给腐蚀掉，如spacer上的Co和(或)Ti(N)，如图3所示。第4步和第5步的次序可以互换。6、通过更高温度的快速热退火，如800-900度，在有源区形成低电阻的硅化物CoSi2(二硅化钴)。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实现晶粒更加细小的集成电路钴硅化物的工艺，其特征在于在形成钴硅化物CoSi或者Co2Si后，通过离子注入的方法，将不同种类的离子注入穿过CoSi到衬底中，通过随后的第二次快速热退火，以形成晶粒更加细小的钴硅化物。2.根据...

【专利技术属性】
技术研发人员：胡恒声，
申请(专利权)人：上海华虹集团有限公司，上海集成电路研发中心有限公司，
类型：发明
国别省市：