具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法技术

提供了一种形成功率半导体器件的方法。该方法开始于提供第一导电类型的衬底，并接着在衬底上形成电压维持区。通过在衬底上沉积第一导电类型的外延层和在外延层中形成至少一个台阶式沟槽来形成电压维持区。台阶式沟槽具有多个宽度不同的部分，它们之间限定至少一个环形凸缘。沿着沟槽壁沉积阻挡材料。穿过嵌入环形凸缘和所述沟槽底部的阻挡材料注入第二导电类型的掺杂剂并进到外延层的邻近部分中。掺杂剂扩散在外延层中形成至少一个环形掺杂区和位于环形掺杂区之下至少另一个区。在台阶式沟槽中沉积填充材料以基本上填充沟槽，由此完成电压维持区。在电压维持区上形成至少一个第二导电类型区以在它们之间限定结面。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及半导体功率器件，尤其涉及例如使用相反掺杂材料的浮岛形成电压维持层的MOSFET和其它功率器件的半导体功率器件。
技术介绍
半导体功率器件，例如纵向DMOS、V槽DMOS和沟槽DMOSMOSFET、IGBT以及二极管和双极晶体管应用在例如自动电气系统、供电系统、电动机驱动应用和其它功率控制应用中。虽然在开态(on-state)由于高电流密度而具有低接通电阻或低电压降，在关态(off-state)中这种器件仍需要维持高压。图1说明N沟道功率MOSFET的一般结构。在N+掺杂硅衬底102上形成的N-外延硅层101包含p体区105a和106a以及用于器件中两个MOSFET单元的N+源区107和108。P体区105和106还可以包括深p体区105b和106b。源体电极112横过外延层101的某些表面部分延伸以接触源区和体区。由在图1中延伸到上半导体表面的N型外延层101部分形成用于两个单元的N型漏。在N+掺杂衬底102的底部提供漏极。包括绝缘和导电层(例如氧化物和多晶硅层)的绝缘栅极118位于将形成沟道的体上和外延层的漏部分上。图1所示的常规MOSFET的接通电阻很大程度本文档来自技高网...

【技术保护点】
一种功率半导体器件的制造方法，包括步骤：Ａ．提供第一导电类型的衬底；Ｂ．通过以下步骤在所述衬底上形成电压维持区：１．在衬底上沉积外延层，所述外延层具有第一导电类型；２．在所述外延层中形成至少一个台阶式沟槽，所 述台阶式沟槽具有宽度不同的多个部分，在它们之间限定至少一个环形凸缘；３．沿着所述沟槽的壁和底部沉积阻挡材料；　４．穿过嵌入所述至少一个环形凸缘和所述沟槽底部的阻挡材料把第二导电类型的掺杂剂注入到外延层的邻近部分中；５ ．扩散所述掺杂剂以在所述外延层中形成至少一个环形掺杂区和位于所述...

【技术特征摘要】
【国外来华专利技术】US 2001-10-4 09/970,7581.一种功率半导体器件的制造方法，包括步骤A.提供第一导电类型的衬底；B.通过以下步骤在所述衬底上形成电压维持区1.在衬底上淀积外延层，所述外延层具有第一导电类型；2.在所述外延层中形成至少一个台阶式沟槽，所述台阶式沟槽具有宽度不同的多个部分，在它们之间限定至少一个环形凸缘；3.沿着所述沟槽的壁和底部淀积阻挡材料；4.穿过嵌入所述至少一个环形凸缘和所述沟槽底部的阻挡材料把第二导电类型的掺杂剂注入到外延层的邻近部分中；5.扩散所述掺杂剂以在所述外延层中形成至少一个环形掺杂区和位于所述外延层中所述环形掺杂区之下的至少另一个区；6.在所述台阶式沟槽中淀积填充材料以基本上填充所述台阶式沟槽；和C.在所述电压维持区上形成至少一个所述第二导电类型区，以在它们之间限定结面。2.如权利要求1所述的方法，其中，形成所述至少一个台阶式沟槽的步骤包括连续蚀刻台阶式沟槽多个部分的步骤，所述刻蚀步骤起始于最大宽度部分，终止于最小宽度部分。3.如权利要求2所述的方法，其中，所述最小宽度部分位于所述外延层中使得它比最大宽度部分更接近衬底的深度处。4.如权利要求1所述的方法，其中，所述台阶式沟槽的多个部分彼此相对共轴设置。5.如权利要求1所述的方法，其中，所述台阶式沟槽的多个部分包括彼此宽度不同的至少三个部分，用来限定至少两个环形凸缘，并且所述至少一个环形掺杂区包括至少两个环形掺杂区。6.如权利要求4所述的方法，其中，所述台阶式沟槽的多个部分包括彼此宽度不同的至少三个部分，用来限定至少两个环形凸缘，并且所述至少一个环形掺杂区包括至少两个环形掺杂区。7.如权利要求6所述的方法，其中，形成所述至少一个台阶式沟槽的步骤包括连续蚀刻台阶式沟槽的所述至少三个部分的步骤，所述刻蚀步骤起始于最大宽度部分，终止于最小宽度部分。8.如权利要求7所述的方法，其中，所述最小宽度部分位于所述外延层中使得它比所述最大宽度部分更接近衬底的深度处。9.如权利要求1所述的方法，其中，步骤(c)还包括步骤在栅电介质区上形成栅导体；在外延层中形成第一和第二体区以在它们之间限定漂移区，所述体区具有第二导电类型；分别在第一和第二体区中形成第一导电类型的第一和第二源区。10.如权利要求1所述的方法，其中，所述阻挡材料是氧化物材料。11.如权利要求10所述的方法，其中，所述氧化物材料是二氧化硅。12.如权利要求1所述的方法，其中，所述外延层具有给定厚度，并且还包括步骤蚀刻台阶式沟槽第一部分基本上等于所述给定厚度的1/(x+1)的量，其中x等于或大于将在电压维持区中形成的环形掺杂区的规定数量。13.如权利要求1所述的方法，其中，填充沟槽的所述材料是电介质材料。14.如权利要求13所述的方法，其中，所述电介质材料是二氧化硅。15.如权利要求13所述的方法，其中，所述电介质材料是氮化硅。16.如权利要求1所述的方法，其中，所述掺杂剂是硼。17.如权利要求9所述的方法，其中，所述体区包括深体区。18.如权利要求1所述的方法，其中，通过提供限定所述多个部分的至少第一部分的掩模层并蚀刻由掩模层限定的所述第一部分来形成所述台阶式沟槽。19.如权利要求18所述的方法，还包括沿着台阶式沟槽的所述第一...

【专利技术属性】
技术研发人员：理查德A布朗夏尔，让米歇尔吉约，
申请(专利权)人：通用半导体公司，
类型：发明
国别省市：US[美国]