用于改善晶体管性能的复合间隔区内衬制造技术

通过在栅极电极侧壁间隔区（４０）之下，形成复合氧化物／氮化物内衬（２４，２５），而制造一种具有改善的晶体管性能的半导体装置；具体实施例则包含，通过分离等离子体沉积技术而沉积保形氧化物层（２４），通过分离等离子体沉积技术而沉积保形氮化物层（２５），沉积间隔层（３０），以及随后进行蚀刻程序。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种具有改善的晶体管性能的半导体装置以及其形成方法，尤适用于具有高速集成电路的高密度半导体装置的制造上，其中该高速集成电路具有次微米的特征线宽(feature)设计以及浅连接深度。
技术介绍
对高密度与高性能的日益增加的需求，特别是对晶体管性能的提升与高操作速度的需求，使半导体制造技术面临严苛的要求。晶体管的性能取决于各种因素，且会轻易地被制造过程中的各种处理操作所降低，例如在等离子体加强化学气相沉积(plasma enhanced chemicalvapor deposition)中，基板暴露于高温与等离子体中的等离子体沉积技术。高操作速度的需求同时也需要使用具有相对较低的介电常数(例如低于3.9)的介电材料。于此所述的介电常数值(k)是以真空的介电常数为1为基准。在施行习知的制造技术时，如图1所示，通常是形成栅极电极11于半导体基板10之上，并具有栅极介电层12(亦即栅极氧化层)介于其中。随后并进行离子注入(ion implantation)处理，以注入浅源极/栅极延伸区13。随后，在栅极电极11侧表面和基板10的上表面上，形成厚度约50至500的氧化物内衬(liner)，以在后续形成侧壁间隔区(sidewall spacer)16的蚀刻处理中，保护基板表面。其中，该侧壁间隔区16通常由氮化硅形成。参考符号14则表示，通常在形成侧壁间隔区16后予以注入中度或重度掺杂的源极/漏极区。在施行习知的半导体制造技术(例如用以形成图1所示的结构的制造技术)时，会遇到一些困难。举例而言，在高温处理中，例如通常是在约700℃以上的温度，以低压化学气相沉积所进行的氧化硅内衬15的沉积处理中，被注入于源极/漏极延伸区13的掺杂杂质，例如P型式杂质，特别是硼(B)杂质，会扩散(diffusion)及分离(segregate)至氧化物内衬15中。由于会增加源极/漏极延伸区的阻抗，此类由源极/漏极延伸区产生的扩散漏失明显不利。在一试图解决此问题的先前技术中，包括以增加的注入量，将掺杂杂质(例如硼或二氟化硼(BF2))予以离子注入，以补偿扩散损失。然而，此方法会不利地导致较深的连接深度(Xj)，而会与不断进行的极小化的努力相抵触。另一个在习知技术中的不利点是，若使用氧化物内衬15以保护基板表面损害的话，则侧壁间隔区需要使用能够相对于氧化物内衬15被选择性蚀刻的材料，例如具有高介电常数(例如，约超过7)的氮化硅或氮氧化硅。因此，一种其所具有的晶体管具有改善的性能、浅连接深度(Xj)、以及提升操作速度的半导体装置，以及其形成方法，是持续存在的需求。尤其特别需要一种高密度的半导体装置，其具有约0.12微米以下的设计准则，且具有高信赖性的晶体管以及高操作速度。
技术实现思路
本专利技术的主要目的是提供一种高密度半导体装置，其所具有的晶体管系具有改善的性能。本专利技术的另一目的是提供一种高密度半导体装置的制造方法，其中，该高密度半导体装置所具有的晶体管具有改善的性能。本专利技术的其余目的以及其它特征将会于后述中提出，而本领域技术人员，通过查看后文的叙述，或通过因实施本专利技术而习得的知识，将可轻易地进行本专利技术的其它后续改善或包含部份本
技术实现思路
的变型。本专利技术所能获得及被了解的目的，如同后述的权利要求书所具体阐明者。依据本专利技术的其一实施态样，可通过一种半导体装置而就某种程度上达到上述及其它目的，而该半导体装置包括具有侧表面的栅极电极，其位于基板的上表面之上且以栅极介电层介于其间；在栅极电极侧表面及基板上表面上的氧化物内衬；氧化物内衬上的氮化物内衬；以及氮化物内衬上的侧壁间隔区。本专利技术的另一实施态样为半导体装置的制造方法，该方法包括形成具有侧表面的栅极电极，其是位于基板的上表面之上且以栅极介电层介于其间；形成复合内衬，其中该复合内衬包括于栅极电极侧表面及基板上表面上的氧化物内衬，以及于氧化物内衬上的氮化物内衬；以及在该复合内衬上形成侧壁间隔区。本专利技术的具体实施例包含通过分离等离子体沉积处理(decoupled plasma deposition)，在栅极电极的侧表面与基板的上表面上，直接沉积初始的氧化硅内衬；通过分离等离子体沉积处理，在该氧化硅内衬上直接沉积氮化硅内衬；以及，随后在该氮化硅内衬上形成一层间隔材料。由于氧化硅内衬层与氮化硅内衬层的分离等离子体沉积处理，是在不高于约400℃的温度下施行，因此可减少基板暴露于高温中的机会，以减少杂质由浅源极/漏极延伸区中扩散而出的状况。随后则执行各向异性蚀刻(anisotropic etching)，以形成侧壁间隔区。随后则施行蚀刻，从栅极电极的上表面选择性移除氮化硅层与氧化硅层的部份。本专利技术的具体实施例进一步包含，由二氧化硅形成该侧壁间隔区，因而使其所产生的结构，相较于包括氮化硅或氧化硅侧壁间隔区的结构，具有较低的电容，而因此可增加操作速度。由后述的详细说明，本领域技术人员将会逐渐明了本专利技术的其余目的及态样。而在后述的详细说明中，将仅会以例举执行本专利技术的预期最佳模态的方式，仅显示及描述本专利技术的较佳具体实施例。应当了解的是，本专利技术仍具有其它及不同的具体实施例，而其数个局部技术也能具有不同明显态样的变型，而这些皆仍不会脱离本专利技术的范畴。因此，本专利技术的图标与叙述系用以例释本专利技术，而非用以限制本专利技术。附图说明图1是显示习知晶体管结构的概要示意图；图2至图4是显示本专利技术的具体实施例的方法的连续步骤的概要示意图；以及图5是显示另一专利技术态样的概要示意图；在图2至图4中，是以相同的元件符号，标示类似的特征或元件。具体实施例方式本专利技术可对应半导体装置的极小化与高信赖性的持续需求。本专利技术能够提供具有增加的晶体管性能的半导体装置，以及其形成方法，本专利技术是通过在栅极电极的侧表面与基板的上表面上，形成相对于习知的氧化物内衬的复合氧化物/氮化物内衬，因此可使用氧化物侧壁间隔区，其相对于习知的氮化硅或氮氧化硅侧壁间隔区具有较低的介电常数(k)，同时也伴随着在操作速度上的改善。本专利技术的具体实施例进一步包含，通过使用相对低温(例如，约400℃以下)的分离等离子体沉积技术，将氧化物与氮化物层予以沉积，而因此可显著地减少杂质(例如，P型式杂质，亦即硼或二氟化硼)的扩散，同时能维持一相对较低的约200至300的连接深度(Xj)。此外，可将氧化物内衬形成为任意薄者，以使由分离造成的杂质漏失降到最低，同时可将分离等离子体氮化物层形成为具有足够厚度，使其足以做为间隔区蚀刻的蚀刻停止层。在分离等离子体沉积处理的基本上所包括的技术中，产生等离子体的区域或处理槽，系远离真正产生沉积的区域或处理槽，而为一分离的处理槽。而由等离子体产生的蒸汽随后会被传送至该沉积区域或处理槽。因此，能够在相对于产生等离子体的温度的较低温度下，施行沉积处理。此较低温度的使用，可防止杂质由浅漏极/源极延伸区扩散而出，因此能够维持较低的连接深度。再者，通过执行分离等离子体沉积，使基板不会暴露在等离子体环境下，因此可将基板的损害降到最低，同时随之也可改善晶体管的性能/信赖性。因此，通过分离等离子体沉积技术对氧化物与氮化物内衬进行沉积，可使基板不会暴露在高温与等离子体环境中，而不会像在产生等离子体的相同处理槽中沉积该内衬时，基板位于所产生的等离子体之中。另外，本文档来自技高网...

【技术保护点】
一种半导体装置，包括：栅极电极（２１），其具有侧表面，位于基板（２０）的上表面之上且以栅极介电层（２４）介于其间；氧化物内衬（２４），其位于该栅极电极（２１）的侧表面以及该基板（２０）的上表面上；氮化物内衬（２５）， 其位于该氧化物内衬（２４）上；以及侧壁间隔区（４０），其在该氮化物内衬（２５）上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：JF布勒，D吴，S路宁，DJ瑞斯特斯，D卡多诗，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]