【技术实现步骤摘要】
本专利技术涉及一种深沟道电容器制程，特别一种。
技术介绍
动态随机存取内存(DRAM)为一种可以读写的内存，而DRAM的每个动态随机存取内存胞(DRAM cell)只需由一个晶体管和一个电容器构成，因此相对于其它内存而言，DRAM可以达到相当高的积集度，使得DRAM被广泛地应用在计算机及电器产品上。目前的平面晶体管设计是搭配一种深沟道电容器(deeptrench capacitor)，将三维的电容器结构制作于半导体硅基底内的深沟道中，可以缩小存储单元的尺寸与电力消耗，进而加快其操作速度。请参阅图1a，其显示习知DRAM胞的深沟道(deep trench)排列的平面图。应用于折迭位元线(folded bit line)结构中，每一个主动区域中包含有两条字符线(word line)WL1、WL2以及一条位元线(bit line)BL，其中符号CB代表一位元接触插塞，符号DT代表一深沟道，而符号S则代表深沟道DT顶部在位元线BL方向的尺寸。请参阅图1b，其显示习知DRAM胞的深沟道电容器的剖面示意图。一半导体硅基底(silicon substrate)10内制作有一...
【技术保护点】
【技术特征摘要】
1.一种控制深沟道顶部尺寸的方法，其特征是包括下列步骤提供一包括一沟道的基板且该沟道中具有一第一导电层部分填入该沟道；形成一第一导电层填入部分该沟道；形成一非晶硅层覆盖该沟道侧壁与该导电层，其中该非晶硅层于沟道顶部具有相对于其它部分的较厚的厚度；氧化该非晶硅层以形成一氧化硅层；形成一介电层于该氧化硅层上，且对该介电层与该氧化硅层进行非等向性干蚀刻以形成一领型介电层于该沟道侧壁；形成第二导电层填入于该沟道，且其表面低于该沟道；及除去部分领型介电层使其表面低于第二导电层并露出构成上述沟道侧壁的基底表面。2.根据权利要求1所述的控制深沟道顶部尺寸的方法，其特征是该基板是一单晶硅基板。3.根据权利要求1所述的控制深沟道顶部尺寸的方法，其特征是其中形成该第一导电层的步骤，包括沉积该导电层于该基板上与该沟道中；以及回蚀该导电层使其表面低于该基板表面以形成一凹处。4.根据权利要求3所述的控制深沟道顶部尺寸的方法，其特征是其中沉积该导电层是以化学气相沉积法形式。5.根据权利要求3所述的控制深沟道顶部尺寸的方法，其特征是其中形成该导电层的回蚀制程是以非等向性干蚀刻法进行。6.根据权利要求1所述的控制深沟道顶部尺寸的方法，其特征是其中该第一导电层的材质为一n+型掺杂的多晶硅。7.根据权利要求1所述的控制深沟道顶部尺寸的方法，其特征是其中该沟道更形成有一电容器，且其中该导电层是做该电容器的上电极。8.根据权利要求1所述的控制深沟道顶部尺寸的方法，其特征是其中该非晶硅层为一顶部较底部为厚的沉积。9.根据权利要求8所述的控制深沟道顶部尺寸的方法，其特征是其中该顶部沉积较底部为厚的非晶硅层是以等离子增强式化学气相沉积法进行。10.根据权利要求1所述的控制深沟道顶部尺寸的方法，其特征是其中形成第二导电层的步骤包括沉积一导电层于该基板上且填满该沟道；及凹蚀该导电层使其表面低于该沟道。11.根据权利要求9所述的控制深沟道顶部尺寸的方法，其特征是其中形成介电层是TEOS-oxide。12.根据权利要求11所述的控制深沟道顶部尺寸的方法，其特征是其中以蚀刻方式除去部分的氧化硅层及领型介电层露出构成上述沟道侧壁的基底表面是以等向性湿蚀刻法进行。13.一种控制深沟道顶部尺寸的方法，其特征...
【专利技术属性】
技术研发人员：王建中，许平，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。