具低电阻含金属薄层的制造方法技术

本发明专利技术是相关于产生具有低电阻的含金属层的方法，在该方法中，首先，具有一第一粒径尺寸的一含金属层（５’）是加以形成至一再结晶厚度（ｄ１），然后，一再结晶是在此再结晶厚度（ｄ１）加以执行，以产生具有一较大粒径尺寸的含金属层（５”），最后，具有该较大粒径尺寸的该含金属层（５”）是被薄化至一所需的目标厚度（ｄ２），因而造成具有被更进一步降低的电阻的一非常薄含金属层。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是相关于一种具低电阻的含金属薄层的制造方法，更特别的是，相关于用于半导体构件的薄铜互连。
技术介绍
现今，积体半导体电路的制造是较佳地已经牵涉到在线路层(wiring level)中沉积及结构化铝层，以产生互连，原则上一铝层是沉积至一预定的目标厚度，然后藉由一传统的光微影以及相关连的蚀刻程序而加以结构化。然而，越来越多替代地材料被使用，特别是用于此型态的金属层中，以达成逐渐增加的积体密度。举例而言，此型态的线路层所使用的铜，其由于与铝相较之下电阻相当低，因此，已经使得发展出可在较高速度操作并具有较低功率消耗的集成电路成为可能，然而，使用此型态的替代材料，特别是铜，的缺点是，要掌握产生于，举例而言，沉积及/或蚀刻问题的材料的相对困难度。为了消除这些问题，举例而言，则发展出如图1a及图1b所举例说明的镶嵌技术(Damascene technology)。图1a及图1b是显示相关于用于形成含金属薄层的此型态的传统程序的重要产生步骤的简化剖面图例。根据图1a，一介电层2是被沉积于一基底材质1之上，而该基底，举例而言，是表示在具有组件层位于其上的半导体基底中的一集成电路，以及一沟渠是为了接续将形成的互连而被形成于该介电层之中，而在接续的步骤中，一扩散阻障层以及一种子层4则皆是形成于表面之上以及在该介电层2的沟渠之中，以允许或简化接续的铜层5的成长。接着，根据图1b，一CMP(chemical mechanical polishing process，化学机械研磨程序)是被用于移除余留于该沟渠之上的层顺序，并用于形成一另一扩散阻障层6，以作为所谓的帽盖层。在此方法中，其甚至有可能可以利用难掌控的材质来产生非常精细结构的互连，然而，此程序的缺点是，由于在该含金属层范围内的粒径尺寸问题，因此，在导电度中会有重大的恶化，特别是，在小于0.2微米的特征尺寸中。图2是显示根据一另一习知技术的不同结构互连的简化平面图，正如，举例而言，参考文献Q.T.Jiang et al.，Proceedings of 2001 IITCconference，pages 227 to 229所揭示的一样，根据此文件，在图2中所举例说明的取决于结构的再结晶程序是记录于一过渡阶段，其中，具有不同粒径尺寸5’以及5”的含金属层是被形成于相较于具有结构宽度w2的粗糙结构区域而言，具有，举例而言，结构宽度w1的精细结构区域中。在这个例子中，该具有宽度w1的精细结构区域，其是由于较小的粒径尺寸而比具有较大粒径尺寸的该粗糙结构区域具有较大的电阻，然而，产生此性质的含金属薄层的缺点是，关连于该镶嵌技术的高程度花费，以及在该精细结构区域中实际上退火程序所需的相对而言较高的温度与时间需求，而此则造成对该半导体构件的电特性的不利影响，也造成电子迁移的问题。在该精细结构区域中，由于最大粒径尺寸是实质上受到将被填满的结构的几何所限制，因此，即使像该粗糙结构区域一样，以一较长的退火时间以及一较高的退火温度，其亦不可能达成相同的粒径尺寸。
技术实现思路
因此，本专利技术是以提供一种产生实施起来能简单并花费低廉的具有一低电阻的含金属薄层的程序为目的而作为基础。更甚者，本专利技术是以产生具有已改善的电子迁移特性的含金属薄层的目的为基础。根据本专利技术，此目的是藉由在权利要求1所叙述的措施而加以达成。特别地是，由于在形成具有一第一粒径尺寸的一含金属层至一再结晶厚度之后，接着在此再结晶厚度执行一再结晶程序，以及最后，将该含金属层薄化至一所需的目标厚度，因此，足够大的粒径尺寸是可以加以达成，即使是在低于0.2微米相当多的目标厚度，所以，其是有可能同时达成已改善的导电度以及电子迁移特性。为了产生一已结构化的含金属层，在更进一步的步骤中，该含金属薄层可利用习知的程序而加以结构化，特别是使用介于180度C至300度C之间温度的RIE(reactive ion etching，活性离子蚀刻)程序、或是使用以氯为基础的蚀刻化学制品的程序。在此方法中，其是有可能足够精细地结构化即使是通常有困难进行蚀刻的材质，例如，铜、银、或，若适当的话，金。该再结晶厚度是较佳地加以设定为大于0.3微米的厚度，因而可以达成于该含金属层中再结晶足够大的粒径尺寸，特别是以简单并快速的方法。特别是对使用于积体半导体电路中而言，该基底材质是可具有一扩散阻障层，因而使得自该含金属层进入该半导体构件中、或特别是进入相关连的半导体基底中的不需要扩散可以可靠地被避免，并且，因此该半导体构件的电特性仍然维持不受影响。更甚者，该基底材质可具有一非常薄的种子层，因而可以使得特别是该含金属层的电化学沉积大大地被简化，然而，除了此型态之一ECD(electrochemical deposition，电化学沉积)程序之外，其亦有可能使用习知的CVD(Chemical vapour deposition，化学气相沉积)或PVD(physical vapour deposition，物理气相沉积)程序。再者，除了金属或合金之外，其也有可能使用已掺杂的金属，因此，该含金属层的该电特性及/或再结晶可以获得更进一步的改善。特别地是，当使用以电化学沉积的该含金属层时，一再结晶程序可以藉由在室温维持数天的回火程序而加以实行，结果，所花费的努力及时间可以大大地被降低，并且，特别地是，在相关连半导体构件中的电特性可以维持不受影响。然而，二者择一地，其亦有可能在温度100至400度C之间实行回火程序10至60分钟，如此一来，该半导体构件的电特性可以实质上维持不受影响，并且生产可以大大地被加速。在此文章中，其较佳地是在使用氮、氩之一保护气体(shielding gas)大气中、或真空中执行一再结晶程序，因而可以可靠地避免该含金属层所不需要的氧化。一目标厚度则较佳地被设定为少于0.1微米，因此，在接续地结构化期间，特别是在相邻互连间的电子迁移或电容耦接问题可以被大量地降低。在此方法中，即使是非常小的特征尺寸或互连宽度，亦可以达成小于2至3的一所需深宽比(aspect ratio，AR)或高∶宽比。更进一步的从属权利要求是描绘本专利技术的具有优势结构的特征。附图说明本专利技术是以所附图式为参考并以示范性实施例为基础，而于之后有更详细的叙述，其中图1a及图1b其是显示举例说明有关习知镶嵌程序的重要产生步骤的简单剖面示意图；图2其是显示用以举例说明根据习知技术的结构相关再结晶特性的简单平面图；以及图3a至3d其是显示关于本专利技术产生含金属薄层的重要程序步骤的简化剖面图。具体实施例方式本专利技术是以一铜层为基础而于之后加以叙述，其它的含金属层，以及特别是铝、银、及/或金，亦可以被用于相同的方法中。用于产生金属层的此型态替代材质已经变得越来越重要，特别是在半导体技术中，因为其是使得一改善的导电度成为可能，并因此，可以达成较快的循环时间以及降低的功率消耗。然而，特别是对小于0.1微米的非常小特征尺寸而言(关于其厚度或高度)，在前言中所叙述的问题是会特别由于在导电材质中非常小的粒径尺寸，而造成所发生的电阻大量地增加，再者，如此的小粒径尺寸是会导致朝向分别互连的不受欢迎地电子迁移的增加，而这些新颖或替代的线路材料的优势则可能因此在此方法中被减少。现在，根据本专利技术的程序是揭示如何以一本文档来自技高网...

【技术保护点】
一种产生具有低电阻的含金属薄层的方法，其包括下列步骤：ａ）于一基底材质（１、３、４）之上，形成一具有一第一粒径尺寸的含金属层（５’）至一再结晶厚度（ｄ１）；ｂ）执行该含金属层（５’）的一再结晶程序，以在该再结晶厚度（ｄ１）产生一具有一第二粒径尺寸的含金属层（５”），其中该第二粒径尺寸是较该第一粒径尺寸为大；以及ｃ）将该具有该第二粒径尺寸的含金属层（５”）薄化至一所需的目标厚度（ｄ２）。

【技术特征摘要】
DE 2001-11-7 10154500.21.一种产生具有低电阻的含金属薄层的方法，其包括下列步骤a)于一基底材质(1、3、4)之上，形成一具有一第一粒径尺寸的含金属层(5’)至一再结晶厚度(d1)；b)执行该含金属层(5’)的一再结晶程序，以在该再结晶厚度(d1)产生一具有一第二粒径尺寸的含金属层(5”)，其中该第二粒径尺寸是较该第一粒径尺寸为大；以及c)将该具有该第二粒径尺寸的含金属层(5”)薄化至一所需的目标厚度(d2)。2.根据权利要求1所述的方法，其特征在于更包括下列步骤d)结构化该具有该第二粒径尺寸的含金属层(5”)，以产生一已结构化的含金属层(5)。3.根据权利要求1或2所述的方法，其特征在于，在该步骤a)中，该再结晶厚度(d1)是加以设定为大于0.3微米的厚度。4.根据权利要求1至3其中之一所述的方法，其特征在于，在该步骤a)中，该基底材质是具有一扩散阻障层(3)。5.根据权利要求1至4其中之一所述的方法，其特征在于，在该步骤a)中，该基底材质是具有一种子层(4)。6.根据权利要求1至5其中之一所述的方法，其特征在于，在该步骤d)中，该种子层(4)以及该扩散阻障层(3)是加以结构化。7.根据权利要求1至6其中之一所述的方法，其特征在于，在该步骤a)中，一CVD(Chemical vapour deposition，化学气相沉积)、PVD(physical vapour deposition，物理气相沉积)、及/或ECD(electrochemical deposition，电化学沉积)程序是加以实行...

【专利技术属性】
技术研发人员：HJ巴思，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]