介层洞优先双镶嵌制程制造技术

一种介层洞优先（ｖｉａ－ｆｉｒｓｔ）双镶嵌制程，包含有下列步骤：　　　　提供一半导体基底，其上形成有一导电结构（ｃｏｎｄｕｃｔｉｖｅ　　ｓｔｒｕｃｔｕｒｅ）以及一介电层设于该半导体基底上，其中该介电层包含有一介层洞开孔（ｖｉａ　　ｏｐｅｎｉｎｇ），暴露出部分该导电结构；　　　　于该介层洞开孔内填满一填缝高分子材料（ｇａｐ－ｆｉｌｌｉｎｇ　　ｐｏｌｙｍｅｒ，ＧＦＰ），并形成一填缝高分子层（ＧＦＰ　　ｌａｙｅｒ）于该介电层上；　　　　回蚀刻该填缝高分子层一预定深度，使该填缝高分子层的表面低于该介电层的表面，形成一凹槽，借此暴露出部分该介层洞开孔的侧壁；以及　　　　进行一表面处理手段，用以改变该介层洞开孔的侧壁与该填缝高分子层的表面的特性，借此避免后续填入该凹槽的深紫外线（ＤＵＶ）光阻与该介层洞开孔的侧壁或与该填缝高分子层的表面发生任何物理或化学作用。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种双镶嵌(dual dama scene)制程，尤指一种介层洞优先(via-first)双镶嵌制程，可解决定义沟渠图案时的DUV光阻残留于介层洞内的问题。
技术介绍
铜双镶嵌(dual damascene)技术搭配低介电常数介电层为目前所知对于高积集度、高速(high-speed)逻辑集成电路芯片制造以及针对0.18微米以下的深次微米(deep sub-micro)半导体制程最佳的金属内联机解决方案。这是由于铜具有低电阻值(比铝低30％)以及较佳抗电致迁(electromigration resistance)的特性，而低介电常数材料则可帮助降低金属导线之间的RC延迟(RC delay)，由此可知，铜金属双镶嵌内联机技术在集成电路制程中显得日益重要。目前，双镶嵌制程基本上有所谓的沟渠优先(trench-first)双镶嵌、介层洞优先(via-first)双镶嵌、部分介层洞(partial-via)双镶嵌，以及自行对准(self-aligned)双镶嵌等选择。其中，介层洞优先(via-first)双镶嵌简单地说即是利用多道微影及蚀刻步骤，先定义介层洞，随后再于介层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种介层洞优先(via-first)双镶嵌制程，包含有下列步骤提供一半导体基底，其上形成有一导电结构(conductive structure)以及一介电层设于该半导体基底上，其中该介电层包含有一介层洞开孔(via opening)，暴露出部分该导电结构；于该介层洞开孔内填满一填缝高分子材料(gap-filling polymer，GFP)，并形成一填缝高分子层(GFP layer)于该介电层上；回蚀刻该填缝高分子层一预定深度，使该填缝高分子层的表面低于该介电层的表面，形成一凹槽，借此暴露出部分该介层洞开孔的侧壁；以及进行一表面处理手段，用以改变该介层洞开孔的侧壁与该填缝高分子层的表面的特性，借此避免后续填入该凹槽的深紫外线(DUV)光阻与该介层洞开孔的侧壁或与该填缝高分子层的表面发生任何物理或化学作用。2.根据权利要求1所述的介层洞优先双镶嵌制程，其中该填缝高分子材料为i-line光阻所构成。3.根据权利要求1所述的介层洞优先双镶嵌制程，其中该介电层的介电常数小于3。4.根据权利要求1所述的介层洞优先双镶嵌制程，其中该介电层上另有一停止层。5.根据权利要求4所述的介层洞优先双镶嵌制程，其中该停止层为氮氧化硅(silicon oxynitride)所构成。6.根据权利要求1所述的介层洞优先双镶嵌制程，其中该表面处理手段是以对该填缝高分子材料具有一低蚀刻率的活性自由基接触该介层洞开孔的侧壁与该填缝高分子层的表面。7.根据权利要求6所述的介层洞优先双镶嵌制程，其中该低蚀刻率是小于或等于100埃每分钟(/min)。8.根据权利要求6所述的介层洞优先双镶嵌制程，其中该活性自由基包含有氧自由基(oxygen radical)以及超氧自由基(superoxideradical)。9.根据权利要求6所述的介层洞优先双镶嵌制程，其中借由利用对该填缝高分子材料具有低蚀刻率的活性自由基接触该介层洞开孔的侧壁与该填缝高分子层的表面，可以使该填缝高分子层的表面成为亲水性(hydrophilic)表面。10.根据权利要求1所述的介层洞优先双镶嵌制程，其中该表面处理手段是于该介层洞开孔的侧壁与该填缝高分子层的表面形成一均厚高分子薄膜。11.根据权利要求10所述的介层洞优先双镶嵌制程，其中该高分子薄膜是利用CHF3/H2或CF4/C...

【专利技术属性】
技术研发人员：吴至宁，刘名馨，周孝邦，林清标，王培仁，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：