【技术实现步骤摘要】
本专利技术涉及一种半导体制程与半导体组件的结构，尤其涉及一种形成PN接面的方法，应用该方法的单次可程序只读存储器(One-TimeProgrammable Read-Only Memory，OTP-ROM)制程，以及由该制程所得的单次可程序只读记忆胞与内存。
技术介绍
PN接面是多种半导体组件的基本结构，通常由复晶硅构成。然而，由于复晶硅含有许多大小不一的晶粒(grain)，且又有晶粒边界的存在，所以一般半导体组件的PN接面特性并不一致，同时漏电路径也比较多。对高集积度的内存组件，如三度空间内存(3D Memory)、硫系化合物(Chalcogenide)内存、单次可程序二极管(OTP diode)的只读存储器、磁电阻式随机存取内存(Magnetoresistive Random Access Memory，MRAM)等组件而言，其皆需要具有PN接面的电流引导单元(Current SteeringElement)，以确保电流仅在单方向流动。同时，这些内存组件中的各记忆胞还须具备一致的特性，以提高开/关状态的感测裕度(Sensing Margin)。再者，这些内...
【技术保护点】
【技术特征摘要】
1.一种形成PN接面的方法，包括于一基底上形成一堆栈结构，该堆栈结构包括由下至上的一第一掺杂层、一介电层与一晶核层；于该基底上形成具有一开口的一绝缘层，该开口暴露出部分的该晶核层；于该开口中形成一第二掺杂层，该第二掺杂层的材质为复晶硅与非晶硅二者之一；进行一回火步骤，以使该第二掺杂层转变为一第一单晶硅层；以及使该介电层电性崩溃，该第一掺杂层与该第二掺杂层二者中有一者为P型掺杂，另一者为N型掺杂。2.如权利要求1所述的形成PN接面的方法，其中该第一掺杂层包括一第二单晶硅层。3.如权利要求1所述的形成PN接面的方法，其中该第一掺杂层包括一复晶硅层。4.如权利要求3所述的形成PN接面的方法，其中该第二掺杂层的主要载子浓度小于该第一掺杂层的主要载子浓度。5.如权利要求1所述的形成PN接面的方法，其中该晶核层包括一氮化硅层。6.如权利要求1所述的形成PN接面的方法，其中该介电层的材质包括氧化硅。7.一种形成PN接面的方法，包括于一基底上形成一堆栈结构，该堆栈结构包括由下至上的堆栈一第一掺杂层、一介电层及一第二掺杂层，其中该第一与该第二掺杂层二者之一为P型掺杂层，另一为N型掺杂层，且该第二掺杂层的材质为复晶硅与非晶硅二者之一；于该基底上形成具有一开口的一绝缘层，该开口暴露出部分该第二掺杂层；于该开口中的该第二掺杂层上形成一晶核层；进行一回火步骤，以使该晶核层下方的该第二掺杂层转变为一第一单晶硅层；以及使该介电层电性崩溃。8.如权利要求7所述的形成PN接面的方法，其中该第一掺杂层包括一第二单晶硅层。9.如权利要求第7项所述的形成PN接面的方法，其中该第一掺杂层包括一复晶硅层。10.如权利要求9所述的形成PN接面的方法，其中该第二掺杂层的主要载子浓度小于该第一掺杂层的主要载子浓度。11.如权利要求7所述的形成PN接面的方法，其中该晶核层包括一锗晶种层。12.如权利要求11所述的形成PN接面的方法，其中形成该锗晶种层的方法包括选择性地在该开口所暴露的该第二掺杂层上沉积锗；以及进行回火以使沉积的锗转变成单晶锗。13.一种单次可程序只读存储器制程，包括(a).提供一基底，该基底上已形成有一绝缘层，以及位于该绝缘层中的复数个沟渠中的复数个长条状的堆栈结构，任一堆栈结构包括由下而上堆栈的具有一第一掺杂型态的一半导体层、一反熔丝层，以及一晶核层；(b).于该基底上形成次一绝缘层；(c).于该次一绝缘层中形成复数个沟渠，这些沟渠的走向与前一绝缘层中的沟渠不同，而暴露出每一晶核层的复数个部分；(d).于该次一绝缘层的这些沟渠中填入具一第二掺杂型态的一复晶硅层；以及(e).进行一回火步骤，以使每一晶核层的每一这些部分上方的该复晶硅层转变成一单晶硅层，一单晶硅层、该单晶硅层下方的该晶核层与该反熔丝层，以及该单晶硅层下方的一半导体层中与该单晶硅层重叠的部分作为一记忆胞。14.如权利要求13所述的单次可程序只读存储器制程，其中每一堆栈结构更包括位于该半导体层下方的一导体层；并且该方法更包括(f).于该次一绝缘层的每一沟渠中填入次一导体层。15.如权利要求14所述的单次可程序只读存储器制程，更包括下列步骤，以形成一三度空间内存(g).于该次一绝缘层的每一沟渠中的次一导电层上形成具有该第一掺杂型态的次一半导体层、次一反熔丝层及次一晶核层，而构成次一堆栈结构；以及循环进行步骤(b)-(g)，以形成更上层的绝缘层与堆栈结构，直至形成预定层数的记忆胞为止，其中上下相邻两绝缘层中的沟渠走向不同，且最后一个循环不进行步骤(g)。16.如权利要求14所述的单次可程序只读存储器制程，其中在该基底上形成该绝缘层与这些堆栈结构的方法包括依序于该基底上沉积一导体材料、一第一型掺杂半导体材料、一反熔丝材料及一晶核材料；图案化该晶核材料、该反熔丝材料、该第一型掺杂半导体材料及该导体材料，以形成这些堆栈结构；以及于这些堆栈结构之间填入一绝缘材料。17.如权利要求13所述的单次可程序只读存储器制程，其中该晶核层的材质包括氮化硅。18.如权利要求13所述的单次可程序只读存储器制程，其中该反熔丝层的材质包括氧化硅。19.一种单次可程序只读存储器制程，包括(a).提供一基底，该基底上已形成有一绝缘层，以及位于该绝缘层中的复数个沟渠中的复数个长条状的堆栈结构，任一堆栈结构包括由下至上堆栈的具有一第一掺杂型态的一半导体层、一反熔丝层，以及具有一第二掺杂型态的一非晶硅层；(b).于该基底上形成次一绝缘层；(c).于该次一绝缘层中形成复数个沟渠，这些沟渠的走向与前一绝缘层中的沟渠不同，而暴露出前一绝缘层中每一非晶硅层的复数个部分；(d).于该次一绝缘层的这些沟渠中形成一晶核层；(e).进行一回火步骤，以使每一非晶硅层的每一这些部分转变成一单晶硅层；(f).去除该晶核层；以及(g).于该次一绝缘层的每一沟渠中形成一导体层，一单晶硅层、该单晶硅层下方的该反熔丝层，以及该单晶硅层下方的一半导体层中与该单晶硅层重叠的部分作为一记忆胞。20.如权利要求19所述的单次可程序只读存储器制程，其中在该次一绝缘层的这些沟渠中形成该晶核层的方法包括选择性地在这些沟渠所暴露的这些非晶硅层的这些部分上沉积锗；进行回火以使沉积的锗转变成单晶锗。21.如权利要求19所述的单次可程序只读存储器制程，更包括下列步骤(h).于该次一绝缘层的每一沟渠中的该导体层上形成具有该第一掺杂型态的次一半导体层及次一反熔丝层；(i).于该基底上形成具有该第二掺杂型态的次一非晶硅层；(j).于该次一非晶硅层上形成复数个长条状的晶核层，其中任一晶核层位在一次一半导体层的上方；(k).进行一回火步骤，以使这些晶核层下方的复数个部分的该次一非晶硅层转变成单晶硅；(l).去除这些晶核层；(m).于包含单晶硅在内的该次一非晶硅层上形成次一导体层；以及(n).定义该次一导体层与包含单晶硅在内的该次一非晶硅层，以形成复数个长条状堆栈结构，这些堆栈结构的走向与该次一绝缘层中的这些沟渠不同。22.如权利要求21所述的单次可程序只读存储器制程，其中...
【专利技术属性】
技术研发人员：吴昭谊，李明修，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。