高介电常数膜的精确图案化制造技术

本发明专利技术公开了一种高介电常数薄膜的精确图案化的方法，用于解决传统图案化技术中的结构和工艺限制。在形成与高介电常数电介质层相邻的栅极结构之后，高介电常数电介质层的一部分优选地通过暴露给氢气而被还原，以形成高介电常数电介质层的被还原部分。可以使用湿法刻蚀化学品选择性地去除被还原部分，以留下具有理想几何特征的沟槽。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及制造微电子器件，更具体而言，涉及电介质层中沟槽的精确形成。
技术介绍
通过在由各种材料制成的各种结构构造中形成层和沟槽，可以产生比如半导体结构的微电子结构。与被用于对诸如高介电常数(或“高K”)膜的电介质膜进行图案化的传统技术有关的一项挑战是精确地形成沟槽，以避免对相邻结构的完整性的损害。参考图1A，描绘了典型的栅极结构的横截面图，其中与高K栅极氧化物层102相邻形成了具有间隔层108、110、112、114的两个栅极104、106，其中高K栅极氧化物层102邻近衬底层100形成。图1B描绘了不理想的图案化情形，其中应用了干法刻蚀技术，造成过深的沟槽116。尽管干法刻蚀技术的相对各向异性性质有利于最小化负刻蚀偏差，但是它们可能伴随着在控制沟槽形成的深度中的困难，例如如图1B所描绘的，其中沟槽116不理想地延伸到了衬底层100中。图1C图示了另一种不理想的图案化情形，其中应用了湿法刻蚀，造成了不理想地下切(undercut)了邻近结构的沟槽118，这些邻近结构例如是栅极104、106以及间隔层110、112。许多湿法刻蚀处理与基本各向同性的刻蚀速率特性相关联，造成负的本文档来自技高网...

【技术保护点】
一种方法，包括：在衬底材料层上形成高介电常数电介质材料层；在所述高介电常数电介质材料层上至少形成第一栅极和第二栅极，留出在所述第一和第二栅极之间的所述高介电常数材料的暴露的部分；将所述高介电常数电介质材料层的所述暴露 部分暴露给氢气，来还原所述暴露部分，以从所述外露部分形成金属部分；通过将所述金属部分暴露给对所述金属部分具有选择性的湿法化学刻蚀剂，从所述高介电常数材料层去除所述金属部分，以形成沟槽；以及形成与所述第一栅极和所述第二栅极相邻 的间隔层。

【技术特征摘要】
US 2003-8-1 10/632,4701.一种方法，包括在衬底材料层上形成高介电常数电介质材料层；在所述高介电常数电介质材料层上至少形成第一栅极和第二栅极，留出在所述第一和第二栅极之间的所述高介电常数材料的暴露的部分；将所述高介电常数电介质材料层的所述暴露部分暴露给氢气，来还原所述暴露部分，以从所述外露部分形成金属部分；通过将所述金属部分暴露给对所述金属部分具有选择性的湿法化学刻蚀剂，从所述高介电常数材料层去除所述金属部分，以形成沟槽；以及形成与所述第一栅极和所述第二栅极相邻的间隔层。2.如权利要求1所述的方法，其中形成所述间隔层的步骤包括，在从所述高介电常数材料层去除所述金属部分之后，形成与所述栅极相邻的所述间隔层。3.如权利要求2所述的方法，其中至少一个所述间隔层基本上从所述第一和第二栅极中一个的上表面延伸到所述沟槽中，到所述沟槽的下表面。4.如权利要求1所述的方法，其中形成所述间隔层的步骤包括，在将所述高介电常数电介质材料层的所述暴露部分暴露给氢气之前，形成所述间隔层。5.如权利要求4所述的方法，其中所述间隔层基本上从所述间隔层所邻近的栅极的上表面延伸到所述高介电常数电介质材料层的上表面。6.如权利要求1所述的方法，其中所述高介电常数电介质材料包括二氧化铪，并且其中所述金属部分包括铪。7.如权利要求1所述的方法，其中所述高介电常数电介质材料包括二氧化锆，并且其中所述金属部分包括锆。8.如权利要求1所述的方法，其中将所述高介电常数电介质材料层的所述暴露部分暴露给氢气的步骤包括，在等离子室中将所述高介电常数电介质材料层的所述暴露部分暴露给氢气。9.如权利要求8所述的方法，其中所述高介电常数电介质材料层以离极板从约5mm到约10mm的范围的距离，被置于所述等离子室中。10.如权利要求8所述的方法，其中将所述高介电常数电介质材料层的所述暴露部分暴露给氢气的步骤包括，将所述高介电常数电介质材料层的所述暴露部分暴露给流量范围从约1000SCCM到约2000SCCM的氢气。11.一种方法，包括在衬底上形成高介电常数电介质材料层；将所述高介电常数电介质材料层的暴露部分暴露给氢气，来还原所述高介电常数电介质材料层的所述暴露部分，以从所述暴露部分形成金属部分；以及通过将所述金属...

【专利技术属性】
技术研发人员：贾斯廷K布拉斯克，马克L多齐，马修V梅斯，约翰巴纳科，保罗R马克沃斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]