具有台阶型栅氧化层的射频SOI功率NMOSFET及其制造方法技术

本发明专利技术涉及一种具有台阶型栅氧化层的射频ＳＯＩ功率ＮＭＯＳＦＥＴ及其制造方法，是在Ｐ型ＳＯＩ衬底上制造射频ＳＯＩ功率ＮＭＯＳＦＥＴ，其特点是具有台阶型栅氧化层，其结构自下而上依次为：Ｐ型硅衬底层１、二氧化硅埋层２、薄硅膜层３、台阶型栅氧化层４和台阶型栅多晶硅层５，薄硅膜层有外围局部场氧化区３４、中间Ｐ型井区３１和Ｎ↑［＋］型源区３２、Ｎ↑［＋］型漏区３３。其制造方法是利用ＣＭＯＳ工艺，依次采用下列步骤：选择Ｐ型ＳＯＩ衬底；Ｐ型井的制作；局部场氧化区的制作；台阶型栅氧化层的制作；台阶型栅多晶硅层的制作和处理；Ｎ↑［＋］型源区和Ｎ↑［＋］型漏区的制作；电极引出加工以及形成欧姆接触和保护。本发明专利技术解决了ＮＭＯＳＦＥＴ在材料、工艺、可靠性、可重复性、生产成本、反向击穿电压等诸多问题。

【技术实现步骤摘要】

本专利技术涉及一种具有台阶型栅氧化层的射频SOI功率NMOSFET及其制造方法。属于微电子器件制造

技术介绍
在体硅衬底上制造的射频功率NMOSFET越来越受到以下寄生效应的制约和限制制造体硅的NMOSFET的硅片厚度约500μm，但只有硅片顶层的约1μm用于制作器件，器件和衬底的相互作用引起了一系列寄生效应，其中之一是源和漏扩散区与衬底之间的寄生电容，这个电容随着衬底掺杂浓度的增加而增大，在射频NMOSFET中，衬底掺杂浓度比常规的NMOSFET的衬底掺杂浓度高，因此，这个寄生电容变得更大。NMOSFET的另一个寄生效应是闩锁效应，是由所有体CMOS器件结构内在的PNPN闸流管结构的触发而引起的，在射频功率NMOSFET中，这个寄生效应由于寄生的PNPN闸流管中包含的双极晶体管增益的增大而变得更为严重。长期以来由于射频SOI功率NMOSFET的结构特殊性，对该类器件的研究和开发仅局限于科研领域。射频SOI功率NMOSFET的结构应用于集成电路大规模生产存在着与主流工艺不兼容，可重复性和可靠性差，生产成本高，反向击穿电压低等一系列问题。
技术实现思路
本专利技术的第一目的在于克服上述不足，提供一种能提高射频功率NMOSFET性能的具有台阶型栅氧化层的射频SOI功率NMOSFET。本专利技术的第二目的在于克服上述不足，提供一种能与主流CMOS工艺兼容的具有台阶型栅氧化层的射频SOI功率NMOSFET的制造方法。本专利技术的第一目的是这样实现的一种具有台阶型栅氧化层的射频SOI功率NMOSFET，是在P型SOI衬底上制造的射频SOI功率NMOSFET，其特点是该晶体管具有台阶型栅氧化层，其结构自下而上依次为P型硅衬底层、二氧化硅埋层、薄硅膜层、台阶型栅氧化层和台阶型栅多晶硅层，所述的薄硅膜层有外围局部场氧化区、中间P型井区和N+型源区、N+型漏区，N+型源区和N+型漏区置于P型井区内；所述的台阶型栅氧化层置于薄硅膜层的中间P型井区上表面；台阶型栅多晶硅层置于台阶型栅氧化层上表面。采用P型SOI衬底可制造比较理想的射频功率NMOSFET，器件的完整的介质隔离避免了体硅器件中存在的大部分寄生电容。另外，由于在SOINMOSFET中没有到衬底的通路，闩锁效应的通路被切断。在SOINMOSFET中，结与衬底的最大寄生电容是隐埋的二氧化硅电容，该寄生电容比体硅NMOSFET中同类寄生电容要小得多。在SOI NMOSFET中容易形成理想浅结和接触。总之，无闩锁效应，源/漏寄生电容小，易形成浅结是SOI技术优于体硅技术的三大特点。本专利技术具有台阶型栅氧化层的射频功率NMOSFET能进一步提高器件的高频特性，提高其速度和反向击穿电压，解决功率NMOSFET中的一大难题。本专利技术的第二目的是这样实现的一种具有台阶型栅氧化层的射频SOI功率NMOSFET的制造方法，它是利用CMOS工艺，依次采用下列工艺步骤1)选择P型SOI衬底；2)P型井的制作Si表面离子注入一定剂量的P型杂质；3)局部场氧化区的制作，形成有源区；4)用热氧化技术制作台阶型栅氧化层；5)用化学汽相淀积方法制作台阶型栅多晶硅层，并用扩磷技术和硅化合物技术进行处理；6)N+型源区和N+型漏区的制作，用侧墙技术实现低剂量掺杂；7)电极引出加工制作引线孔，金属的沉积和反刻；8)形成欧姆接触和保护合金化、钝化。本专利技术选择了与主流CMOS工艺兼容的工艺实现方法，可重复性和可靠性都有较大的提高。同时实现不同的栅数目和位置只需一次光刻，因此应用该结构就可以十分方便地制作出不同功率大小输出的NMOSFET，真正地实现了统一主体结构下的栅数目和位置形状控制。基于以上射频SOI功率NMOSFET的结构特点，很明显可以看出本专利技术很好地解决了现有技术中射频功率NMOSFET所遇到各种问题，便射频SOI功率NMOSFET的制造不再因为其结构的特殊性而困难，并易于实现器件的高可靠性、重复性、低生产成本，很好地满足集成电路对器件的基本要求。因此，具有台阶型栅氧化层的射频SOI功率NMOSFET及其制造方法具有较好的应用价值和广阔的市场潜力。具有台阶型栅氧化层的射频SOI功率NMOSFET及其制造方法为真正地实现射频SOI功率NMOSFET在集成电路中的产业化应用提供了支持和保证。附图说明图1为本专利技术具有台阶型栅氧化层的射频SOI功率NMOSFET的结构示意图。图2(a)、(b)是基于CMOS工艺实现的具有台阶型栅氧化层的射频SOI功率NMOSFET的输出特性图。图3是基于CMOS工艺实现的具有台阶型栅氧化层的射频SOI功率NMOSFET的跨导与栅电压关系图。具体实施例方式本专利技术是提供一种利用CMOS SOI技术实现具有台阶型栅氧化层的射频SOI功率NMOSFET及其制造方法。其结构参见图1，是在P型SOI衬底上制造射频SOI功率NMOSFET，其特点是它具有台阶型栅氧化层，其结构自下而上依次为P型硅衬底层1、二氧化硅埋层2、薄硅膜层3、台阶型栅氧化层4和台阶型栅多晶硅层5。薄硅膜层3有外围局部场氧化区34、中间P型井区31和N+型源区32、N+型漏区33，N+型源区32和N+型漏区33置于P型井区31内。台阶型栅氧化层4置于薄硅膜层3的中间P型井区31上表面。台阶型栅多晶硅层5置于台阶型栅氧化层4上表面。本专利技术的具有台阶型栅氧化层的射频SOI功率NMOSFET的制造方法利用CMOS工艺，它依次采用下列工艺步骤1、选择P型SOI衬底(二氧化硅埋层2为360nm、薄硅膜层3是190nm)；2、P型井31的制作Si表面离子注入一定剂量的P型杂质，保证设计所要求的开启电压(0.5～1.0V)；3、外围局部场氧化区34的制作，形成有源区，保证设计所要求的每一条栅的宽度；4、用热氧化技术制作台阶型栅氧化层4，台阶型栅氧化层4的台阶41、42厚度比为1∶1～1∶4；5、用化学汽相淀积(CVD)方法制作台阶型栅多晶硅层5，并用扩磷技术和硅化合物技术进行处理，保证设计所要求的一定比例的台阶型栅区的长度，台阶型栅多晶硅层5的台阶51、52长度比为1∶1～4∶1，用硅化合物(silicide)技术实现低栅区电阻和低源/漏区接触电阻；6、用离子注入技术制作N+型源区32和N+型漏区33，用侧墙技术实现低剂量掺杂(LDD)；7、电极引出加工制作引线孔，两层金属的沉积和反刻，实现高导电率的金属引线；8、形成欧姆接触和保护合金化、钝化。应用该工艺技术，我们已经制作出了具有台阶型栅氧化层的射频SOI功率NMOSFET器件，并测试获得了较好的特性。图2(a)、(b)、图3。本文档来自技高网...

【技术保护点】
一种具有台阶型栅氧化层的射频ＳＯＩ功率ＮＭＯＳＦＥＴ，是在Ｐ型ＳＯＩ衬底上制造射频ＳＯＩ功率ＮＭＯＳＦＥＴ，其特征在于它具有台阶型栅氧化层，其结构自下而上依次为：Ｐ型硅衬底层（１）、二氧化硅埋层（２）、薄硅膜层（３）、台阶型栅氧化层（４）和台阶型栅多晶硅层（５），所述的薄硅膜层（３）有外围局部场氧化区（３４）、中间Ｐ型井区（３１）和Ｎ↑［＋］型源区（３２）、Ｎ↑［＋］型漏区（３３），Ｎ↑［＋］型源区（３２）和Ｎ↑［＋］型漏区（３３）置于Ｐ型井区（３１）内；所述的台阶型栅氧化层（４）置于薄硅膜层（３）的中间Ｐ型井区（３１）上表面；台阶型栅多晶硅层（５）置于台阶型栅氧化层（４）上表面。

【技术特征摘要】
1.一种具有台阶型栅氧化层的射频SOI功率NMOSFET，是在P型SOI衬底上制造射频SOI功率NMOSFET，其特征在于它具有台阶型栅氧化层，其结构自下而上依次为P型硅衬底层(1)、二氧化硅埋层(2)、薄硅膜层(3)、台阶型栅氧化层(4)和台阶型栅多晶硅层(5)，所述的薄硅膜层(3)有外围局部场氧化区(34)、中间P型井区(31)和N+型源区(32)、N+型漏区(33)，N+型源区(32)和N+型漏区(33)置于P型井区(31)内；所述的台阶型栅氧化层(4)置于薄硅膜层(3)的中间P型井区(31)上表面；台阶型栅多晶硅层(5)置于台阶型栅氧化层(4)上表面。2.根据权利要求1所述的一种具有台阶型栅氧化层的射频SOI功率NMOSFET，其特征在于台阶型栅氧化层(4)的台阶(41、42)厚度tox1、tox2比为1∶1～1∶4。3.根据权利要求1或2所述的一种具有台阶型栅氧化层的射频SOI功率NMOSFET，其特征在于台阶型栅多晶硅层(5)的台阶(51、52)长度Lg1、Lg2比为1∶1～4∶1。4.根据权...

【专利技术属性】
技术研发人员：王新潮，廖小平，
申请(专利权)人：江苏长电科技股份有限公司，
类型：发明
国别省市：32[中国|江苏]