【技术实现步骤摘要】
本专利技术涉及。
技术介绍
下面将参考图13和14说明制造包括MISFET的半导体器件的传统方法。首先，在硅单晶衬底2上形成氧化硅(SiO2)的栅介质膜4(图13)。随后，在栅介质膜4上形成多晶硅层。然后，在将要形成n沟MOSFET的区域的多晶硅层中掺入磷或砷，从而形成n型多晶硅层9。此时，用例如光刻胶图形(未示出)覆盖除了形成n沟MOSFET的区域的其它区域。除去上述抗蚀图形后，形成例如光刻胶的另一抗蚀图形(未示出)，抗蚀图形在将要形成p沟MOSFET的区域具有开口。然后，把抗蚀图形作为掩膜，在将要形成p沟MOSFET的区域的多晶硅层中掺入硼，从而形成p型多晶硅层12。随后，除去抗蚀图形。此后，在多晶硅层9和12上形成作为蚀刻掩膜的抗蚀图形14，抗蚀图形14在除了将要形成栅极的区域的其它区域具有开口。使用通过光刻技术形成的光刻胶层来形成抗蚀图形14。接着，把硅单晶衬底2放入反应离子蚀刻(RIE)设备，以进行多晶硅层9和12的干蚀刻。通常，使用如溴化氢(HBr)气体、氯(Cl2)气等的卤素型蚀刻气体进行干蚀刻(日本公开号2003-37163)。当开始在抗蚀图形...
【技术保护点】
一种半导体器件，包括：栅介质膜，形成于半导体衬底上；栅极，包括：第一电极层，形成于栅介质膜上，介质膜，厚度为５＊或更大且为１００＊或更小，并形成于第一电极层上，以及第二电极层，形成于介质膜上；以及 源和漏区，形成于栅极两侧的半导体衬底中。
【技术特征摘要】
JP 2003-7-30 203945/20031.一种半导体器件，包括栅介质膜，形成于半导体衬底上；栅极，包括第一电极层，形成于栅介质膜上，介质膜，厚度为5或更大且为100或更小，并形成于第一电极层上，以及第二电极层，形成于介质膜上；以及源和漏区，形成于栅极两侧的半导体衬底中。2.根据权利要求1的半导体器件，其中第一和第二电极层由多晶硅或锗硅构成，并掺有杂质。3.根据权利要求1的半导体器件，其中介质膜由热氧化层或普通氧化层构成。4.根据权利要求2的半导体器件，其中介质膜选自氧化硅层、氮化硅层、氮氧化硅层、和通过层叠氧化硅层、氮化硅层和氮氧化硅层中至少两层形成的组合层。5.根据权利要求1的半导体器件，其中介质膜的厚度为栅极厚度的0.5％到10％的范围。6.根据权利要求1的半导体器件，其中介质膜位于距栅介质膜的500内。7.根据权利要求1的半导体器件，其中介质膜位于距栅介质膜的栅极厚度的约1/4或更小的高度。8.一种制造半导体器件的方法，包括在半导体衬底上形成栅介质膜；在栅介质膜上形成第一电极材料层；在第一电极材料层上形成厚度为5或更大且为100或更小的介质膜；在介质膜上形成第二电极材料层；在第二电极材料层上形成图形；把图形作为掩膜蚀刻第二电极材料层，从而暴露介质膜；蚀刻介质膜；以及蚀刻第一电极材料层，从而形成栅极。9.根据权利要求8的制造半导体器件的方法，其中第二电极材料层由多晶硅或锗硅构成，并掺有杂质。10.根据权利要求8的制造半导体器件的方法，其中把HBr气或包括HBr气或O2气的混合气体作为蚀刻气体，蚀刻第二电极材料层以暴露介质膜。11.根据权利要求8的制造半导体器件的方法，其中第二电极材料层的蚀刻包括在暴露介质膜之前使...
【专利技术属性】
技术研发人员：佐佐木俊行，成田雅贵，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。