半导体器件及其制造方法技术

提供半导体器件及其制造方法，半导体器件包括栅极互连２４ａ，形成在半导体衬底１４上，并包括栅极，栅极互连与半导体衬底间形成栅极绝缘膜２２；靠近栅极互连２４ａ端部形成的第一源极／漏极扩散层２８；远离栅极互连２４ａ及第一源极／漏极扩散层２８形成的第二源极／漏极扩散层３４；栅极互连２４ａ、第一源极／漏极扩散层２８和第二源极／漏极扩散层３４上形成的绝缘膜４０，并形成槽形开口４２ａ，整体显露栅极互连２４ａ、第一源极／漏极扩散层２８之一和第二源极／漏极扩散层３４之一；槽形开口４２ａ中埋置的接触层４８ａ。能成功形成用于埋置接触层４８ａ的槽形开口４２ａ。由此，可提供实现微粉化而不会降低可靠性和产量的半导体器件。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体器件及制造该半导体器件的一种方法，特别涉及一种能够实现进一步微粉化(micronization)的半导体器件及制造该半导体器件的方法。
技术介绍
SRAM(静态随机存取存储器)为一种半导体存储器，该存储器的存储单元为触发器电路，并且可以高速运行。由p沟道晶体管形式的负载晶体管和n沟道晶体管形式的驱动晶体管构成的CMOS型SRAM普遍用于需要非常小的备用电源电流和低耗电量的领域。在制造CMOS型SRAM过程中，在半导体衬底上形成构成存储单元的基本单元的6个晶体管，然后形成一用以覆盖这些晶体管的层间绝缘膜，并且在层间绝缘膜上形成连接各晶体管的电极的互连。参考图33和图34说明提出的SRAM。图33为提出的SRAM的剖面图。图34为提出的示出其图案的SRAM的平面图。在半导体衬底114上形成P型阱116p和n型阱116n。在上面形成有P型阱116p和n型阱116n的半导体衬底114上，形成用于限定器件区118a-118d的器件隔离区120。在上面形成有栅极绝缘膜122的半导体衬底114上形成栅极互连124a-124d。在栅极互连124a-124d的侧壁上形成一侧本文档来自技高网...

【技术保护点】
一种半导体器件，包括：一栅极互连，形成在半导体衬底上，并包括一栅极，在该栅极互连与该半导体衬底之间形成有一栅极绝缘膜；一第一源极／漏极扩散层，形成在靠近该栅极互连端部的该半导体衬底中；一第二源极／漏极扩散层，形成在远 离该栅极互连和该第一源极／漏极扩散层的该半导体衬底中；一绝缘膜，形成在该栅极互连、该第一源极／漏极扩散层和该第二源极／漏极扩散层上，并具有一用以整体显露该栅极互连、该第一源极／漏极扩散层之一和该第二源极／漏极扩散层之一的槽形开口；及 一接触层，埋置在该槽形开口中。

【技术特征摘要】
JP 2003-8-22 2003-2986781.一种半导体器件，包括一栅极互连，形成在半导体衬底上，并包括一栅极，在该栅极互连与该半导体衬底之间形成有一栅极绝缘膜；一第一源极/漏极扩散层，形成在靠近该栅极互连端部的该半导体衬底中；一第二源极/漏极扩散层，形成在远离该栅极互连和该第一源极/漏极扩散层的该半导体衬底中；一绝缘膜，形成在该栅极互连、该第一源极/漏极扩散层和该第二源极/漏极扩散层上，并具有一用以整体显露该栅极互连、该第一源极/漏极扩散层之一和该第二源极/漏极扩散层之一的槽形开口；及一接触层，埋置在该槽形开口中。2.如权利要求1所述的半导体器件，其中该栅极为在该半导体衬底上形成的第一晶体管的栅极，该第一源极/漏极扩散层为在该半导体衬底上形成的第二晶体管的源极/漏极扩散层，及该第二源极/漏极扩散层为在该半导体衬底上形成的第三晶体管的源极/漏极扩散层。3.一种半导体器件，包括一存储单元，该存储单元包括第一反相器及第二反相器，该第一反相器包括第一负载晶体管和第一驱动晶体管，该第二反相器包括第二负载晶体管和第二驱动晶体管，该半导体器件还包括一栅极互连，形成在一半导体衬底上，并且包括该第一负载晶体管的栅极和该第一驱动晶体管的栅极；一绝缘膜，形成在该栅极互连上，并且该绝缘膜中形成有一槽形开口，该槽形开口整体显露该栅极互连、该第二负载晶体管的源极/漏极扩散层之一及该第二驱动晶体管的源极/漏极扩散层之一；及一接触层，埋置在该槽形开口中。4.如权利要求3所述的半导体器件，还包括一沿该接触层在该接触层上形成的互连。5.如权利要求3所述的半导体器件，其中还包括另一个栅极互连，该栅极互连形成在该半导体衬底上，并且包括该第二负载晶体管的栅极和该第二驱动晶体管的栅极，及其中，在该绝缘膜上形成另一个槽形开口，所述另一个槽形开口整体显露所述的另一个栅极互连、该第一负载晶体管的源极/漏极扩散层之一及该第一驱动晶体管的源极/漏极扩散层之一，及在所述的另一个槽形开口中埋置另一接触层。6.如权利要求5所述的半导体器件，还包括沿所述的另一接触层在所述另一接触层上形成的另一个互连。7.如权利要求3所述的半导体器件，其中还包括一外围电路晶体管，该外围电路晶体管形成在用于形成存储单元的存储单元区的外围处的半导体衬底上，及其中，在该绝缘膜中形成用于显露该外围电路晶体管的栅极或源极/漏极扩散层的另一个开口，及在所述的另一个开口中埋置另一接触层。8.如权利要求7所述的半导体器件，还包括另一个互连，形成在该绝缘膜上，并连接至所述的另一接触层。9.如权利要求7所述的半导体器件，其中所述的另一个开口形成为槽形。10.如权利要求9所述的半导体器件，还包括沿所述的另一接触层在所述的另一接触层上形成的另一个互连。11.如权利要求3所述的半导体器件，其中在该绝缘膜中形成另一个用于显露该第一负载晶体管的其他源极/漏极扩散层的槽形开口，及在所述的另一个开口中埋置另一接触层。12.如权利要求3所述的半导体器件，其中...

【专利技术属性】
技术研发人员：南孝宜，说田雄二，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]