半导体器件及制造方法、生成器件用图形的方法和装置制造方法及图纸

本发明专利技术的目的是有效地吸收电源噪声并实现电路的稳定工作。本发明专利技术提供了一种半导体器件，包括：包括ＭＯＳ结构的旁路电容，具有一栅极电极，该栅极电极被形成为从电源线区延伸到在邻接电源线区并不具有其它功能层的空区下设置的部分并经由电容绝缘膜形成于具有一种导电类型的扩散区上；和形成在地线区之下并固定基板电势的基板接触，其中旁路电容具有与在栅极电极表面上形成的电源线接触的触点并具有彼此连接的具有一种导电类型的扩散区和基板接触的扩散区。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体器件、生成半导体器件的方法、制造半导体器件的方法以及生成半导体器件的装置，尤其涉及包括对半导体器件的噪声起防范措施作用的旁路电容和电感的半导体器件，和生成其图形的方法。
技术介绍
势所必然，对于诸如便携式电话之类的通信装置、一般家用电器、玩具和汽车来说，在计算机中LSI的应用范围已经扩大。但是，另一方面，存在由这些产品产生的电磁干扰(EMI)引起诸如电视或收音机之类接收器的无线电干扰和其它系统的失效。在整个产品中已经采取了诸如过滤或屏蔽之类的对策来防止这些问题。考虑到元件数量的增加、产品中成本和对策难度的增大，非常需要LSI封装的噪声抑制。在这种情况下，为了维持产品的竞争力，各产品的LSI设置作为关键器件并需要增加LSI的尺寸和速度。为了满足这些减小产品周期的需要，必须使LSI设计自动化。在现有环境下作为引入设计自动化技术的条件，应用同步设计的需求增加了。如果所有电路与参考时钟同步工作并且LSI具有大尺寸和高速度，那么瞬时电流被大大增强。因此，引起电磁干扰的增加。由此，由于LSI的微制造和工作频率速率的增加，防止闩锁和噪声的对策成为重大问题。一般在设计单元基的方法中，在基板单元中形成扩散区和通孔作为防止闩锁的对策。随后，形成接触，并通过接触使基板或阱固定以具有供应电势。如果基板接触添加到基板单元中作为防止闩锁的对策，然而芯片面积增加。专利技术人提出了一种增强闩锁破坏电压、减小噪声辐射并降低由从外界进入的噪声引起的失效的方法，同时为了防止芯片面积增加，通过在电源线下提供基板接触和布置具有在电源线和地线之间设旁路的单元的电容来抑制半导体器件面积的增加(JP-A-2000-208634)。该方法用来自动生成半导体器件的图形，包括步骤生成包括在半导体基板上具有MIS结构的单元和电源线和地线的图形的布局；生成包括在半导体基板上具有MIS结构的单元和电源线和地线的图形的布局；和自动生成具有由半导体基板、电容绝缘膜和电极构成的MIS结构以与电源线图形重叠的旁路电容图形。按照该方法，在形成包括扩散层和通孔的旁路电容之前已经形成了电源线图形。因此，能够通过利用电源线图形来形成旁路电容，从而能够容易地形成高集成半导体器件。作为特定实例，图20示出了旁路电容的实例，其中在多晶硅电极(栅极电极)71和基板之间形成旁路电容，其间设置有电容绝缘膜(栅绝缘膜，未示出)，一扩散区被形成在相应于栅极电极外围的区域中以具有环形形状，通过使用一种旁路电容阵列，提取沿横向的虚拟电源线图形和沿纵向的虚拟电源线图形来替代原始电源线图形，其中在扩散区取出并连接在基板侧上的电势，并形成包括它们的旁路电容框架70。而且，为了取出在多晶硅电极侧上的电势，在多晶硅电极71的表面上形成通孔72。因此，生成了一种半导体器件的图形，在电源线下设置有具有环形形状多晶硅电极71的旁路电容。按照该方法，可能降低随着半导体器件微制造和增加工作频率速度而变得更严重的电源噪声。但是，不能充分产生降低电源噪声的效果。而且，随着半导体器件集成度的增加，待插入去耦电容的部分被减小。由此，存在不能获得充足去耦电容的问题。而且，除了电容之外，还必须考虑图形方向和布线方向。因此在常规图形生成方法中，难于执行自动化。因此，为了更可靠地减小电源噪声，需要形成具有较大容量的旁路电容，而不增加所占的面积。而且，在该方法中，没有考虑工作频率。在将在特定工作频率下被驱动的半导体器件中，不能充分获得减小电源噪声的效果。由此，使用包括构成栅极电极的多晶硅、在多晶硅外部上以环形形状设置的旁路电容扩散和在多晶硅上设置的旁路电容接触的旁路电容不能成为在每一频率特性下用于吸收电源噪声的对策。尽管可以在ESD和时钟之间的布线中设置具有较大容量的电容，在相同芯片中的时钟之间设置具有小容量的电容，而且，相同的噪声对策被完全采用并且不总是有效的。本专利技术在考虑实际条件下作出，本专利技术的目的是有效吸收电源噪声并实现电路的稳定工作。专利技术的另一目的是容易地自动生成图形以便可靠地减小电源噪声。专利技术的再一目的是为了更可靠地减小电源噪声而形成具有较大容量的电容而不增加所占的面积。专利技术的又一目的是通过根据工作频率特性适当地使用电容以吸收电源噪声来实现电路的稳定工作。
技术实现思路
为了达到上述目的，按照专利技术的半导体器件用来在布局图形上搜索空区，通过在空区中形成电容来增加旁路电容容量，改变旁路电容的形状，插入电感元件并根据工作频率特性适当地使用旁路电容。确切地说，专利技术提供了一种半导体器件，包括包括MOS结构的旁路电容，具有形成为从半导体器件的电源线区延伸到在邻接该电源线区并不具有其它功能层的空区下的设置部分以及经由一电容绝缘膜形成在具有一种导电类型的扩散区上的栅极电极；和形成在地线区之下并固定基板电势的基板接触，其中所述旁路电容具有与在栅极电极的表面上形成的电源线接触的触点并包括彼此连接的所述具有一种导电类型的扩散区和所述基板接触的扩散区。按照这种结构，扩散区形成为在空区之下延伸。因此，可以通过利用空区形成简单结构的电容而不增加芯片面积。由此，能够减小噪声。在图形生成中，生成芯片的布局图形，并通过利用图解逻辑操作和重设尺寸处理来自动地搜索与能够在电源线之下生成去耦电容的区邻接的空区(根本不存在其它层的位置)，利用由此搜索的区作为去耦电容配置区。由此，能够自动地生成图形并能够高精确地减小噪声。而且，将为连接目标的布线层还可以形成为图形。由此，能够高精确地减小噪声。同时，必须进行布置来观察设计法则。因此，能够更高精确地形成可靠图形。确切地说，与扩散区相对的和在其上形成有栅极电极的所有区用作电容以能够非常有效地利用面积。而且，通过扩散区还取出基板侧的电势。因此，由于取出电势的低电阻能够在大面积上集成地形成图形。而且，按照这种结构，通过具有低电阻的扩散层在电源线和地线之间能够连接具有大容量的电容。因此，能够提供一种半导体器件，具有降低通过高频工作引起电磁干扰噪声的强大功能。而且，如果在栅极电极上独立地形成接触来改变栅极电极和设置在其上的电源线的电势，还可能在栅极电极和电源线之间形成电容。由此，能够形成具有两层结构的电容以增加容量。理想的是旁路电容由多个单位元构成，并且单位元在空区中被布置成矩阵。按照该结构布置单元。因此，可以容易地进行操作并以高速度迅速地形成图形。理想的是具有一种导电类型的扩散区应具有与基板接触扩散区相同的导电类型。按照该结构，可容易地实施与基板接触的连接并可减小连接电阻。理想的是具有一种导电类型的扩散区应与基板接触扩散区的导电类型不同，并且通过在基板接触扩散区表面上形成的硅化物层，基板接触和具有第一导电类型的扩散区彼此连接。按照该结构，存在问题由于相反导电类型在界面上形成了具有少数载流子的区，由此如果在连接部分中的扩散层进行与基板接触的连接，那么将增加连接电阻。通过硅化，通过在扩散区表面上设置的硅化物层连接在栅极电极下设置的扩散区。因此，能够改善连接电阻，从而能够获得优良的旁路电容。而且，存在问题在界面上形成了具有少数载流子的区，由此如果在连接部分中的扩散层进行与基板接触的连接，由于相反导电类型将增加连接电阻。通过硅化，通过在扩散区表面上设置的硅化物层连接在栅极电极下设置的扩散区。因此，能够改善本文档来自技高网...

【技术保护点】
一种半导体器件，包括：一包括ＭＯＳ结构的旁路电容，具有形成为从该半导体器件的电源线区延伸到在邻接该电源线区并不具有其它功能层的空区下的设置部分以及经由一电容绝缘膜形成在具有一种导电类型的扩散区上的栅极电极；和形成在地线区之下并固定基 板电势的基板接触，其中所述旁路电容具有与在所述栅极电极的表面上形成的所述电源线接触的触点并包括彼此连接的所述具有一种导电类型的扩散区和所述基板接触的扩散区。

【技术特征摘要】
JP 2001-11-21 356279/20011.一种半导体器件，包括一包括MOS结构的旁路电容，具有形成为从该半导体器件的电源线区延伸到在邻接该电源线区并不具有其它功能层的空区下的设置部分以及经由一电容绝缘膜形成在具有一种导电类型的扩散区上的栅极电极；和形成在地线区之下并固定基板电势的基板接触，其中所述旁路电容具有与在所述栅极电极的表面上形成的所述电源线接触的触点并包括彼此连接的所述具有一种导电类型的扩散区和所述基板接触的扩散区。2.按照权利要求1的半导体器件，其中所述旁路电容由多个单位元构成，且所述多个单位元在所述空区中布置成矩阵。3.按照权利要求1或2的半导体器件，其中所述具有一种导电类型的扩散区具有与所述基板接触扩散区相同的导电类型。4.按照权利要求1至3任一项的半导体器件，其中所述具有一种导电类型的扩散区具有与所述基板接触扩散区不同的导电类型，且所述基板接触和所述具有第一导电类型的扩散区通过在所述基板接触扩散区的表面形成的硅化物层彼此连接。5.按照权利要求1的半导体器件，其中所述基板接触扩散区由第一扩散区和第二扩散区构成，该第一扩散区是具有与所述具有一种导电类型的扩散区相同导电类型的扩散区的延伸区，该第二扩散区具有与所述具有一种导电类型的扩散区不同的导电类型，且所述第一和第二扩散区通过所述基板接触分别与地线连接并构成具有MOS晶体管结构的去耦电容。6.按照权利要求1至5任一项的半导体器件，其中所述旁路电容包括带有具一种导电类型的扩散区和通过电容绝缘膜与所述具有一种导电类型扩散区的表面一体形成的正方形栅极电极的电容区，和环绕该电容区的外周缘的扩散区，并且经该扩散区连接一基板接触扩散区，以及成为上层的电源线经多个触点与所述栅极电极的表面连接。7.按照权利要求1至5任一项的半导体器件，其中所述旁路电容包括包括具有一种导电类型的扩散区和经电容绝缘膜在所述具有一种导电类型的扩散区的表面上形成的并具有用于形成接触区的开口部分的栅极电极的电容区，和经所述开口部分与所述扩散区接触的扩散触点，并且所述栅极电极和所述扩散区被连接成具有不同电势。8.按照权利要求1至7任一项的半导体器件，其中所述旁路电容在用于制造半导体的布线图形法则的最小图解尺寸中生成。9.按照权利要求1至8任一项的半导体器件，其中多个旁路电容以阵列的形式存在于所述电源线的下面。10.按照权利要求1至9任一项的半导体器件，其中所述旁路电容包括彼此不同的电容绝缘膜并被形成为芯片中单位面积的容量变化的方式。11.一种半导体器件，包括第一旁路电容，包括在半导体器件的电源线区之下形成的MOS结构并具有经由电容绝缘膜形成于具有第一导电类型的第一扩散区上以便与电源线连接的第一栅极电极，所述第一栅极电极连接至所需扩散电势用于形成在地线侧的旁路电容的晶体管电容；和第二旁路电容，包括在地线区之下形成的MOS结构并具有经由电容绝缘膜形成于具有与所述第一扩散区不同导电类型的第二扩散区上以便与地线连接的第二栅极电极，所述第二栅极电极连接至所需扩散电势用于形成在电源线侧的旁路电容的晶体管电容。12.按照权利要求11的半导体器件，其中所述电源线在所述地线侧的边缘向着所述地线侧延伸并与所述第二扩散区连接，和所述地线在所述电源线侧的边缘向着所述电源线侧延伸并与所述第一扩散区连接。13.按照权利要求12的半导体器件，其中所述电源线和所述地线相互突出以在其边界上呈现梳齿形状。14.按照权利要求11的半导体器件，其中所述第一和第二扩散区相互突出以在所述电源线侧和所述地线侧间的边界上呈现梳齿形状。15.按照权利要求11的半导体器件，其中所述第一旁路电容的所述第一栅极电极具有在所述地线侧的边缘从所述地线侧延伸到所述电源线侧的布线并与所述第二扩散区连接，和所述第二旁路电容的所述第二栅极电极具有在所述电源线侧的边缘从所述电源线侧延伸到所述地线侧的布线并与所述第一扩散区连接。16.按照权利要求15的半导体器件，其中所述第一和第二栅极电极相互突出以在所述电源线侧和所述地线侧间的边界上呈现梳齿形状。17.按照权利要求11至16任一项的半导体器件，其中所述第一旁路电容和所述第二旁路电容中至少一个具有设置有用于形成接触区的开口部分的所述第一或...

【专利技术属性】
技术研发人员：伊藤光实，泽田征俊，本间顺子，岛崎健二，辻川洋行，辨野宏，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]