电极形成方法、电容元件及其制造方法技术

本发明专利技术公开了一种电极形成方式、电容元件及其制造方法，实现了构成电容元件的电极的微细化，并且提供了具有微细化的电极的电容元件的制造方法。在电容元件的制造方法中，在半导体衬底上形成第１导电膜之后，在第１导电膜上形成在第１方向延伸的第１掩膜图形，接着，用第１掩膜图形对第１导电膜进行刻蚀，由此形成导电膜图形，接下来，在半导体衬底上，在从下起顺序地形成电介质膜和第２导电膜之后，在第２导电膜之上形成在与第１方向不同的第２方向延伸的线状的第２掩膜图形。接着，用第２掩膜图形，对第２导电膜、电介质膜和导电膜图形进行刻蚀，由此形成由电容下部电极、电容绝缘膜和电容上部电极构成的电容元件。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种具有电容绝缘膜的电容元件及其制造方法，特别涉及电极的形成方法，该电容绝缘膜由使用了电介质材料的强电介质膜或高介电常数膜构成。
技术介绍
在具有由强电介质膜构成的电容绝缘膜的强电介质电容元件的开发中，采用了平面型构造的1～64kbit的小容量的强电介质电容元件已开始批量生产。最近，采用了以缩小单元尺寸为目的的、具有在电容下部电极的正下方配置与半导体衬底电连接的接触插塞(contactplug)的构造的层叠型构造的256kbit～4Mbit的大容量的强电介质电容元件成为开发的中心。一般来说，强电介质电容元件的微细化基本上比CMOS落后，其理由之一是对由白金或铱等贵金属材料构成的电极和电介质膜进行微细化加工的困难大。以前，用1个掩膜对电容上部电极、电容绝缘膜及电容下部电极一并进行刻蚀，由此不需要估计用另外的掩膜刻蚀时所要求的掩膜重合余量，就实现了单元的微细化。这样一来，就形成了具有层叠型构造的强电介质电容元件(例如，参照专利文献1)。下面参照图18对现有的具有电容元件的强电介质存储器的构造进行说明。如图18所示，在半导体衬底100上形成有划分元件形成区域的元件分离绝缘本文档来自技高网...

【技术保护点】
一种电极形成方法，其特征在于，包括：在衬底上形成导电膜的步骤；在上述导电膜之上形成在第１方向延伸的第１掩膜图形的步骤；用上述第１掩膜图形对上述导电膜进行刻蚀，由此形成导电膜图形的步骤；去除存在于上述导电膜之上 的上述第１掩膜图形的步骤；在上述衬底和上述导电膜图形之上形成在与上述第１方向不同的第２方向延伸的第２掩膜图形的步骤；以及用上述第２掩膜图形对上述导电膜图形进行刻蚀，由此形成电极的步骤。

【技术特征摘要】
JP 2003-11-14 384788/20031.一种电极形成方法，其特征在于，包括在衬底上形成导电膜的步骤；在上述导电膜之上形成在第1方向延伸的第1掩膜图形的步骤；用上述第1掩膜图形对上述导电膜进行刻蚀，由此形成导电膜图形的步骤；去除存在于上述导电膜之上的上述第1掩膜图形的步骤；在上述衬底和上述导电膜图形之上形成在与上述第1方向不同的第2方向延伸的第2掩膜图形的步骤；以及用上述第2掩膜图形对上述导电膜图形进行刻蚀，由此形成电极的步骤。2.如权利要求1所述的电极形成方法，其特征在于，上述导电膜含有金属材料。3.如权利要求1所述的电极形成方法，其特征在于，上述电极的纵横比大于或等于1。4.一种电容元件的制造方法，其特征在于，包括在衬底上形成第1导电膜的步骤；在上述第1导电膜之上，形成在第1方向延伸的第1掩膜图形的步骤；用上述第1掩膜图形对上述第1导电膜进行刻蚀，由此形成导电膜图形的步骤；在上述衬底上从下依次形成电介质膜和第2导电膜，使得覆盖上述导电膜图形的步骤；在上述第2导电膜之上，形成在与上述第1方向不同...

【专利技术属性】
技术研发人员：三河巧，平野博茂，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]