用于集成电路应用的镧系分层超晶格材料制造技术

集成电路（４０）包括分层超晶格材料（５７），该分层超晶格材料包括元素铈、镨、钕、钷、钐、铕、钆、铽、镝、钬、铒、铥、镱和镥中的一种或多种。这些元素可以是Ａ位元素，或者是分层超晶格材料中的超晶格发生器元素。在一个实施例中，这些元素中的一种或多种代替了铋分层材料中的铋。优选地，它们也用于与下面这些元素中的一种或多种组合使用：锶、钙、钡、铋、镉、铅、钛、钽、铪、钨、铌、锆、铋、钪、钇、镧、锑、铬、铊、氧、氯和氟。这些材料中的一些材料是铁电体，它们在相对较低的温度下结晶。其它材料是高介电常数材料，它们经过长时间的使用也不会退化或用坏。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用于在集成电路(IC)中使用的铁电和高介电常数材料，特别是涉及分层超晶格材料，如分层钙钛矿。2.
技术介绍
人们已经设想了至少50年的时间，认为可能会设计出这样一种存储器，其中存储元件是铁电场效应晶体管(FET)。参看OrlandoAuciello、James F.Scott和Ramamoorthy Ramesh的“The Physics ofFerroelectric Memories”，Physics Today，1998年7月，第51卷第7期，第22-27页。在大约十年前发现分层超晶格材料的低疲劳特性之前，人们一直认为生产可工作的铁电存储器是很难的。参看1996年5月21日授予Paz de Araujo等人的美国专利No.5,519,234。分层超晶格材料的两种普通的细类是公知的。一种众所周知的细类是在其多层中的一层是类钙钛矿，它们通常被称作“分层钙钛矿”。另一种众所周知的细类是包括所有的分层超晶格材料，这些材料包含铋，它们通常被称作“铋分层材料”或“Bi-分层材料”。分层超晶格材料也已被证实了在集成电路中用作高介电常数材料方面是很有用的。参看上面参考的专利No.5,519,234和Paz de Araujo等人2001年10月11日提交的美国专利申请序列号No.09/686,552。尽管在上述专利和其后的其它文献中公开的分层超晶格材料已经使铁电存储器在商业上变得可行，并且已经证实其在例如FET和DRAMS中用作高介电常数材料是有用的，但是这些材料通常需要与阻挡层和其它的防止其中的材料向半导体和传统集成电路装置如MOSFET中的其它材料迁移的结构一起使用，上述装置通常与分层材料组合使用。此外，在现有技术的参考文献中描述的分层超晶格材料通常只能在600℃到850℃范围内的相对较高的温度下形成，而可以在该范围的较低部分内制成的材料通常在关键的电特性，如介电常数和极化率方面是很差的。此外，尽管现有技术中分层超晶格材料的电子性能足够生产优良的商用设备，但这些性能使得制造过程必须非常仔细地进行控制以得到优良的产品。例如，尽管在实验室中，现有技术的分层超晶格材料可以生产出极化率高达2Pr，30微库仑/平方厘米(μC/cm2)，但由于商业化生产过程的局限性导致极化率只有大约12μC/cm2到18μC/cm2。由于对于可行的存储器需要至少7μC/cm2的极化率，并且优选的是具有大约12μC/cm2的极化率，所以在生产过程中没有多少允许出现偏差的余量。因此，还是需要与传统集成电路的材料和结构更兼容的分层超晶格材料，其能够在更低的温度下形成，并具有更好的电子性能。
技术实现思路
本专利技术通过提供分层超晶格材料解决了上述问题，该材料包含以下元素铈(Ce)、镨(Pr)、钕(Nd)、钷(PM)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(TM)、镱(Yb)和镥(Lu)。这些元素可以是分层超晶格材料中的A位(A-site)元素或超晶格发生器(superlattice generator)元素，但优选的是，它们占用了A位晶格点或部分地替换了铋分层材料中的铋。在后一种情况下，也可以使用镧。优选地，它们还用于与下列元素中一种或多种组合锶、钙、钡、铋、镉、铅、钛、钽、铪、钨、铌、锆、铋、钪、钇、镧、锑、铬、铊、氧、氯和氟。根据本专利技术的新的材料可以是铁电体或顺电体，即，正常的电介体。优选地，它们用在存储器、电容器和包括FET、铁电FET、MOSFET的晶体管中，但也可以用在其它的集成电路器件中，如异质结双极晶体管、BiCMOS器件、红外感应单元和其它的IC器件。本专利技术提供了一种集成电路，包括衬底；和形成在衬底上的分层超晶格材料的薄膜，该薄膜包括从下面的组中选出的元素，该组元素包括铈、镨、钕、钷、钐、铕、钆、铽、镝、钬、铒、铥、镱和镥。优选地，该分层超晶格材料的薄膜还包括铋。优选地，该分层超晶格材料的薄膜还包括钛。优选地，该元素包括铈、钕、镝或钆。优选地，薄膜是铁电体。优选地，薄膜形成存储器的一部分。根据另一个方面，本专利技术提供了一种集成电路，包括衬底；和形成在衬底上的分层超晶格材料的薄膜，该分层超晶格材料包括A位元素、B位元素、超晶格发生器元素和阴离子，A位元素包括从下面的组中选出的元素，该组元素包括镧、铈、镨、钕、钷、钐、铕、钆、铽、镝、钬、铒、铥、镱和镥。根据进一步的方面，本专利技术提供了一种集成电路，包括衬底；和形成在衬底上的分层超晶格材料的薄膜，该薄膜具有通式Am-1(Bi1-xLanx)2MmO3m+3，其中A是A位元素，M是B位元素，O是氧，m是整数或分数，Lan表示从下面的组中选出的一种或多种材料，该组材料包括镧、铈、镨、钕、钷、钐、铕、钆、铽、镝、钬、铒、铥、镱和镥，并且0＜x＜1。优选地，该分层超晶格材料具有通式(Bi1-xLanx)4Ti3O12。优选地，0.1≤x≤0.9。最优选地，0.1≤x≤0.5。优选地，该通式包括A(Bi1-xLanx)2Ta1-yNbyO9，其中A＝Sr、Ca、Ba或Pb，并且1≤y≤0。可选择地，该通式包括(Bi1-xLanx)2Bi4Ti3O15。在进一步的实施例中，该通式包括A(Bi1-xLanx)4Ti4O15，其中A＝Sr、Ca、Ba或Pb。在另一个实施例中，该通式优选地包括A2(Bi1-xLanx)4Ti5O18，其中A＝Sr、Ca、Ba或Pb。在又一个实施例中，该通式包括(Az-1Lan[2/3]z)m-1Bi2MmO3m+3，其中，A是除了镧系元素的A位元素，M是B位元素，Lan是镧、铈、镨、钕、钷、钐、铕、钆、铽、镝、钬、铒、铥、镱和镥中的一个或多个，0＜z≤1，并且m是整数或分数；在这个实施例中，优选地，0.1≤z≤0.9，最优选地，0.1≤z≤0.5。在这个实施例中，通式优选地包括Lan2/3Bi2TayNb1-yO9，其中0≤y≤1。在另一个实施例中，通式包括(A1-zLan[2/3]z)m-1(Bi1-xLanx)2MmO3m+3，其中0＜z≤1；在这个实施例中，通式优选地包括(Bi1-zLanz)2/3(Bi1-xLanx)2B2O9，其中B是B位元素。在所有的前述实施例中，优选地，分层超晶格材料的薄膜包括钛。优选地，在上述实施例中，Lan优选地表示镧、钕、镝、铈或钆。而且，薄膜优选地是铁电体，并且薄膜形成了存储器的一部分。根据另一方面，本专利技术提供了一种集成电路，包括衬底；和形成在衬底上的铋分层材料的薄膜，其中镧系元素部分地替换了铋分层材料中的铋。根据又一个方面，本专利技术提供了一种制造存储器件的方法，该方法包括提供衬底；在衬底上形成存储单元，在衬底上形成存储单元的过程包括自发地形成薄膜形式的分层超晶格材料结构，该分层超晶格材料包括从下面的组中选出的元素，该组元素包括铈、镨、钕、钷、钐、铕、钆、铽、镝、钬、铒、铥、镱和镥；以及在衬底上完成存储器。优选地，分层超晶格材料还包括铋。优选地，分层超晶格材料还包括钛。优选地，元素包括镧、钕、铈、镝或钆。优选地，分层超晶格材料是铁电体。根据另一方面，本专利技术还提供了一种制造集成电路的方法，所述方法包括提供衬底；在衬底上形成分层超晶格材料的薄膜，该分层超晶格材料包括从本文档来自技高网...

【技术保护点】
一种集成电路（４０），包括衬底（４１），和形成在所述衬底上的分层超晶格材料的薄膜（５７），其特征在于，所述薄膜包括从下面的组中选出的元素，该组包括铈、镨、钕、钷、钐、铕、钆、铽、镝、钬、铒、铥、镱和镥。

【技术特征摘要】
US 2001-11-29 09/998,3641.一种集成电路(40)，包括衬底(41)，和形成在所述衬底上的分层超晶格材料的薄膜(57)，其特征在于，所述薄膜包括从下面的组中选出的元素，该组包括铈、镨、钕、钷、钐、铕、钆、铽、镝、钬、铒、铥、镱和镥。2.一种集成电路(40)，包括衬底(41)和形成在所述衬底上的分层超晶格材料的薄膜(57)，所述分层超晶格材料包括A位元素、B位元素、超晶格发生器元素和阴离子，其特征在于，所述A位元素包括从下面的组中选出的元素，该组包括镧、铈、镨、钕、钷、钐、铕、钆、铽、镝、钬、铒、铥、镱和镥。3.如权利要求1或2的集成电路，其特征在于，所述分层超晶格材料的薄膜还包括从由铋和钛组成的组中选出的一种或多种材料。4.如权利要求1的集成电路，其特征在于，所述薄膜是铁电体。5.如权利要求2的集成电路，其特征在于，所述薄膜是铁电体。6.如权利要求1、2、4或5的集成电路，其特征在于，所述薄膜形成存储器(500)的一部分。7.一种集成电路(40)，包括衬底(41)，和形成在所述衬底上的分层超晶格材料的薄膜(57)，其特征在于，所述薄膜具有通式Am-1(Bi1-xLanx)2MmO3m+3，其中A是A位元素，M是B位元素，O是氧，m是整数或分数，Lan表示从下面的组中选出的一种或多种材料，该组包括镧、铈、镨、钕、钷、钐、铕、钆、铽、镝、钬、铒、铥、镱和镥，并且0＜x＜1。8.如权利要求7的集成电路，其特征在于，所述通式包括(Az-1Lan[2/3]z)m-1Bi2MmO3m+3，其中，A是除了镧系元素的A位元素，M是B位元素，Lan是镧、铈、镨、钕、钷、钐、铕、钆、铽、镝、钬、铒、铥、镱和镥中的一种或多种，0＜z≤1，并且m是整数或分数。9.一种集成电路(40)，包括衬底(41)，其特征在于，铋分层材料的薄膜形成在所述衬底(41)上，其中镧系元素部分地替换了所述铋分层材料中的所述铋。10.如权利要求7的集成电路，其特征在于，所述分层超晶格材料具有通式(Bi1-xLanx)4Ti3O12。11.如权利要求7的集成电路，其特征在于，0.1≤x≤0.9。12.如权利要求11的集成电路，其特征在于，0.1≤x≤0.5。13.如权利要求7的集成电路，其特征在于，所述通式包括A(Bi1-xLanx)2Ta1-yNbyO9，其中A＝Sr、Ca、Ba或Pb，并且1≤y≤0。14.如权利要求7的集成电路，其特征在于，所述通式包括(Bi1-xLanx)2Bi4Ti3O15。15.如权利要求7的集成电路，其特征在于，所述通式包括A(Bi1-xLanx)4Ti4O15，其中A＝Sr、Ca、Ba或Pb。16.如权利要求7的集成电路，其特征在于，所述通式包括A2(Bi1-xLanx)4Ti5O18，其中A＝Sr、Ca、Ba或Pb。17.如权利要求8的集成电路，其特征在于，0.1≤z≤0.9。18.如权利要求8的集成电路，其特征在于，0.1≤z≤0.5。19.如权利要求8的集成电路，其特征在于，所述通式包括Lan2/3Bi2TayNb1-yO9，其中0≤y≤1。20.如权利要求7的集成电路，其特征在于，所述通式包括(A1-z...

【专利技术属性】
技术研发人员：卡洛斯A帕斯德阿劳约，拉里D麦克米伦，纳拉杨索拉亚鹏，
申请(专利权)人：塞姆特里克斯公司，
类型：发明
国别省市：US[美国]