【技术实现步骤摘要】
本专利技术系关于在预烧测试操作测试集成芯片之测试系统及亦关于此种测试系统之转接器组件。
技术介绍
在预烧测试操作的测试系统中，要被测试的集成芯片一般被排列于预烧板上，亦即在具该集成芯片的插座之预烧板，及被插入测试系统的测试器装置，该测试器装置具拥有驱动及评估电子装置的测试模块，亦即具测试电路。当预烧板被插入时，测试器装置的测试模块连接至在预烧板上的集成芯片。在预烧测试操作期间，集成芯片的功能为在极端操作条件(如高的外界温度、高操作电压或其类似情况)下被测试，以预老化该芯片及因而减少先期失效速率。因为在预烧板上的预烧插座之日益增加的封装密度，愈来愈常到达或超过测试模块的最大电流限制及/或可提供测试信道的数目。特别是，在晶片位准预烧测试操作期间(在此期间在晶片上的集成芯片意欲于被单一化前在一预烧测试操作同时被测试，及因而预先老化)此问题亦发生。具集成电路位于一共同调整杆的连续作动预烧测试操作无法被执行，因为预烧时间会显著加长及该集成电路会经历不同的预老化条件。为不超过测试模块的最大电流限制或可提供测试信道的数目，目前为止在预烧板上的插座的封装密度已被减少或是该预烧...
【技术保护点】
一种在预烧测试操作测试集成芯片之测试系统（１），要被测试的集成芯片可成群被排列于预烧板（３）上，该预烧板（３）具第一连接装置（１５）以连接该预烧板（３）至测试器装置（２），该测试器装置（２）包括具测试电路（８）的测试模块（７）以根据预烧测试操作测试在该预烧板（３）上的芯片，该测试模块（７）具第二连接装置（１１）以经由该第二连接装置（１１）连接该预烧板（３）至该测试模块（７），其特征在于许多测试模块（７）被提供，其第二连接装置（１１）可被接触连接至转接器组件（１３）的许多第三连接装置（１２），该转接器组件（１３）具第四连接装置（１４）以接触连接至该预烧板（３）的第一连接装置（...
【技术特征摘要】
DE 2003-6-11 10326317.91.一种在预烧测试操作测试集成芯片之测试系统(1)，要被测试的集成芯片可成群被排列于预烧板(3)上，该预烧板(3)具第一连接装置(15)以连接该预烧板(3)至测试器装置(2)，该测试器装置(2)包括具测试电路(8)的测试模块(7)以根据预烧测试操作测试在该预烧板(3)上的芯片，该测试模块(7)具第二连接装置(11)以经由该第二连接装置(11)连接该预烧板(3)至该测试模块(7)，其特征在于许多测试模块(7)被提供，其第二连接装置(11)可被接触连接至转接器组件(13)的许多第三连接装置(12)，该转接器组件(13)具第四连接装置(14)以接触连接至该预烧板(3)的第一连接装置(15)，该转接器组件(13)的第三连接装置(12)以一种方式连接至第四连接装置(14)，使得在接触连接状态可能藉由测试模块(7)中的其一测试每一组集成电路为可能。2.根据权利要求第1项的测试系统(1)，其特征在于该测试器装置(2)具加...
【专利技术属性】
技术研发人员：F韦伯，G弗兰科夫斯基，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。