防止掺杂剂自源极/漏极延伸部向外扩散的方法技术

提供一种改善晶体管性能的半导体器件的制造方法，该半导体器件的制造是通过离子注入（３１）将掺杂剂注入氧化物衬垫（３０）以防止或充分减少掺杂剂自源极／漏极的浅层延伸部（２３）扩散出来。具体实施例包含离子注入Ｐ型掺杂剂，例如Ｂ或ＢＦ↓［２］，使用栅极电极（２１）作为掩膜，形成源极／漏极的浅层延伸部（２３），沉积共形的氧化物衬垫（３０），并以基本上与源极／漏极的浅层延伸部（２３）相同的掺杂剂浓度，通过离子注入（３１）将Ｐ型杂质注入氧化物衬垫（３０）。后续工艺包含沉积间隔层，进行蚀刻形成侧壁间隔（４０），进行离子注入形成深层中等或高浓度的源极／漏极注入物（４１），以及激活退火（ａｃｔｉｖａｔｉｏｎ　　ａｎｎｅａｌｉｎｇ）。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及改善晶体管性能的半导体器件以及可行方法。本专利技术特别适合应用于制造具有深亚微米设计特征以及浅结深的高速集成电路的高密度半导体器件。
技术介绍
由于对高密度和高性能需求的增加，在半导体制造技术上也需要更严格的要求，特别是晶体管性能与高操作速度的提升。晶体管性能是由许多不同的因素决定，且容易在制造过程中受到不同操作影响而降低，例如，会使衬底暴露在高温和等离子气氛下的等离子沉积技术，如在等离子增强的化学气相沉积的过程中。由于对于高操作速度的需求因而需要使用具有相对低介电常数的介电材料，介电常数例如约3.9或以下。文中所示的介电常数(K)是以真空下为1作为基准。如图1所示，在实施传统的制造技术时，通常栅极电极11形成在半导体衬底10上，该栅极电极11与该衬底10之间形成有栅极介电层12，如栅极氧化层。接着，进行离子注入，以注入源极/漏极的浅层延伸部13。然后，在栅极电极11的侧表面和衬底10的上表面形成厚度约50埃至约200埃的氧化物衬垫15，其在后续形成侧壁间隔16的蚀刻过程保护该衬底表面，该侧壁间隔通常由氮化硅形成。参考符号14说明中等或高浓度掺杂的源极/漏极区域，通本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括下列步骤：在衬底（２０）上表面上形成具有侧表面的栅极电极（２１），在该衬底（２０）与该栅极电极（２１）之间有栅极介电层（２２）；通过离子注入将掺杂剂注入衬底，并使用栅极电极（２１）作为掩膜，形成 源极／漏极的浅层延伸部（２３）；在该栅极电极（２１）的侧表面与该衬底（２０）的上表面上形成氧化物衬垫（３０）；以及通过离子注入（３１）将掺杂剂注入该氧化物衬垫（３０）。

【技术特征摘要】
US 2002-3-26 10/105,5221.一种半导体器件的制造方法，包括下列步骤在衬底(20)上表面上形成具有侧表面的栅极电极(21)，在该衬底(20)与该栅极电极(21)之间有栅极介电层(22)；通过离子注入将掺杂剂注入衬底，并使用栅极电极(21)作为掩膜，形成源极/漏极的浅层延伸部(23)；在该栅极电极(21)的侧表面与该衬底(20)的上表面上形成氧化物衬垫(30)；以及通过离子注入(31)将掺杂剂注入该氧化物衬垫(30)。2.如权利要求1的方法，还包括在该氧化物衬垫(30)上沉积间隔材料层；进行蚀刻，在该氧化物衬垫(30)上形成侧壁间隔(40)；通过离子注入将掺杂剂注入该衬底，形成深层中等或高浓度的掺杂注入物(41)；以及激活退火。3.如权利要求2的方法，包括形成包括氧化硅的氧化物衬垫(30)；以及形成包括氮化硅或氮氧化硅的间隔层(40)。4.如权利要求3的方法，包括离子注入(31)P型杂质作为掺杂剂。...

【专利技术属性】
技术研发人员：AC韦，MB菲赛利耶，叶秉津，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]