薄膜晶体管阵列面板制造技术

本发明专利技术提供了一种栅极布线和沿横向延伸的存储电极布线，并且沿纵向延伸的数据布线与栅极布线和存储布线交叉。将多个像素电极和多个薄膜晶体管设置在由数据布线和栅极布线的交叉限定的像素区域上。存储电极布线通过设置在像素区域上的多个存储电极连接器相互连接。这样，可省略设置在栅极衬垫和显示区域之间的共同条或缩小宽度。因此，扇出区域变成具有足够的尺寸，从而减小信号线之间的电阻差。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种薄膜晶体管阵列面板，特别是，涉及一种包含设置有用于连接显示区域和衬垫区域之间的布线和衬垫的连接器的扇出区域的薄膜晶体管阵列面板。
技术介绍
将薄膜晶体管(TFT)阵列面板用作电路板，用于独立地驱动诸如液晶显示器(LCD)和有机电致(EL)发光显示器这样的显示器的像素。薄膜晶体管阵列面板包括传输扫描信号的扫描信号布线或栅极布线和传输数据信号的数据布线、与栅极布线和数据布线连接的多个薄膜晶体管、与薄膜晶体管连接的多个像素电极、覆盖且绝缘栅极布线的栅极绝缘层、以及覆盖且绝缘薄膜晶体管和数据布线的钝化层。薄膜晶体管包括栅极布线一部分的栅极、形成通道的半导体层、数据布线一部分的源极和漏极、栅极绝缘层、钝化层等。薄膜晶体管是用于响应来自栅极布线的扫描信号传输和闭锁来自数据布线的要提供给像素电极的数据信号的开关元件。将用于将驱动信号施加于栅极线和数据线的多个驱动集成电路与薄膜晶体管追根列面板连接。将驱动集成电路通过多个衬垫与栅极线和数据线连接，并且将衬垫集中在用于与驱动集成电路连接的狭窄区域。相反，位于由像素的大小限定的显示区域上的栅极线或数据线之间距离大于衬垫之间的距离。因此，在衬垫区域与显示区域之间存在多个区域，在此信号线的距离增加，并将这些区域称之为扇出(fan-out)区域。扇出区域的存在导致信号线之间的长度差异，因而导致信号线之间的RC延迟。RC延迟的差异表现为图像的差异，从而使图像质量变差。扇出区域占据狭窄区域且位于设置有多个像素的显示区域和面板的边缘之间。若将连接多个存储电极线且将共同电压施加于存储电极线的共同条(common bar)设置在显示区域和衬垫区域之间，则该共同条占据要布置到扇出区域的部分区域。若扇出区域越窄，则位于扇出区域中信号线的弯角越大，从而增加信号线之间的长度差异且信号线的宽度就越小。因此，增加位于扇出区域上信号线之间的电阻差。针对COG(chip on glass，将芯片固定于玻璃上)型液晶显示器而言这类问题更为严重。间距，即，COG芯片的输出插头之间的距离为约45微米，其与TAB(tape automatic bonding，卷带式自动接合)型的输出衬垫之间100微米的间距相比是非常小的。因此，可将信号的弯角大大增加。
技术实现思路
本专利技术目的在于减小位于薄膜晶体管中的信号线之间的RC延迟差异。基于本专利技术这种目的，将存储电极布线通过设置在像素区域上的信号通路相互连接。具体而言，本专利技术提供了一种薄膜晶体管阵列面板，其包括绝缘基片；栅极布线，形成在绝缘基片上且包括多条栅极线、多个栅极、及与栅极线的一端连接的多个栅极衬垫；存储电极布线，形成在绝缘基片上且包括多条存储电极线及多个存储电极；栅极绝缘层，形成在栅极布线和存储电极布线上；半导体层，形成在栅极绝缘层上；数据布线，形成在栅极绝缘层上且包括与栅极线绝缘且交叉的多条数据线、部分地接触半导体层的多个源极、面对源极且与半导体层部分接触的多个漏极、及与数据线的一端连接的多个数据衬垫；钝化层，形成在数据布线上；多个像素电极，形成在钝化层上且与漏极电连接；以及多个存储电极连接器，形成在钝化层上且连接位于栅极线两侧的存储电极线和存储电极。可供选择地，提供了一种薄膜晶体管阵列面板，其包括绝缘基片；栅极布线，形成在绝缘基片上且包括多条栅极线、多个栅极、及与栅极线的一端连接的多个栅极衬垫；存储电极布线，形成在绝缘基片上且包括多条存储电极线及多个存储电极；栅极绝缘层，形成在栅极布线上；半导体层，形成在栅极绝缘层上；数据布线，形成在栅极绝缘层上且包括三层结构，该三层结构含有非晶硅层、欧姆接触层、及金属层，该数据布线包含多条数据线、与数据线连接的多个源极、面对源极的多个漏极、及多个数据衬垫；钝化层，形成在数据布线上；多个像素电极，形成在钝化层上且与漏极电连接；以及多个存储电极连接器，形成在钝化层上且连接位于栅极线两侧的存储电极线和存储电极。薄膜晶体管阵列面板可以进一步包括设置在数据布线和钝化层之间的多个滤色器，并且可以进一步包括与全部存储电极线的一端连接的共同条。可供选择地，提供了一种薄膜晶体管阵列面板，其包括绝缘基片；第一信号线，形成在绝缘基片上且沿横向延伸；第二信号线，形成在绝缘基片上且沿横向延伸；第三信号线，与第一信号线及第二信号线绝缘且交叉，并且沿纵向延伸；多个像素电极，位于由第一信号线和第三信号线的交叉限定的像素区域；以及多个薄膜晶体管，与第一信号线、第三信号线、及像素电极连接，其中，第二信号线通过设置在像素区域上的连接通路相互连接。薄膜晶体管阵列面板可以进一步包括连接第二信号线的一端的共同条。可供选择地，提供了一种薄膜晶体管阵列面板，其包括绝缘基片；多个第一信号线，形成在绝缘基片上、沿横向延伸、且包含多个第一信号衬垫；多条第二信号线，形成在绝缘基片上且沿横向延伸；多条第三信号线，与第一信号线及第二信号线绝缘且交叉、沿纵向延伸、且包含多个第三信号衬垫；多个像素电极，设置在由第一信号线和第三信号线的交叉限定的像素区域；多条信号线，与第一信号线、第三信号线、及像素电极连接；第一共同条，连接位于第一信号衬垫对面的第二信号线的端部；以及第二共同条，连接位于靠近第一信号衬垫的第二信号线的端部，其中，第二共同条具有等于或小于150微米的宽度。附图说明图1是根据本专利技术第一实施例的薄膜晶体管阵列面板示意图；图2是根据本专利技术第二实施例的薄膜晶体管阵列面板布局图；图3是沿着III-III′线图2所示的薄膜晶体管阵列面板截面图；图4是根据本专利技术第三实施例的薄膜晶体管阵列面板布局图；图5是沿着V-V′线图4所示的薄膜晶体管阵列面板截面图；图6是沿着VI-VI′线图4所示的薄膜晶体管阵列面板截面图；图7A至图12C是按照工艺步骤说明根据本专利技术第三实施例的薄膜晶体管阵列面板制造方法的布局图和截面图；图13是根据本专利技术第四实施例的薄膜晶体管阵列面板布局图； 图14是沿着XIV-XIV′线图13所示的薄膜晶体管阵列面板截面图；图15是根据本专利技术第五实施例的薄膜晶体管阵列面板布局图；图16是沿着XIV-XIV′线图15所示的薄膜晶体管阵列面板截面图；图17是沿着XVII-XVII′线图15所示的薄膜晶体管阵列面板截面图；以及图18是根据本专利技术第六实施例的薄膜晶体管阵列面板示意图。附图标号说明95辅助栅极衬垫 97辅助数据衬垫110绝缘基片121栅极线123栅极125栅极衬垫131存储电极线 140栅极绝缘层151、153、157、159半导体层161、162、163、165、169欧姆接触层171数据线 173源极175漏极179数据衬垫190像素电极 具体实施例方式为了使本领域技术人员能够实施本专利技术，现参照附图详细地说明本专利技术的实施例。然而，本专利技术可表现为不同形式，它不局限于在此说明的实施例。在附图中，为了清楚起见，扩大了各层的厚度及区域。在全篇说明书中对相同元件附上相同的标号。应当理解的是，当提到诸如层、膜、区域、或基片这样的元件在别的元件“之上”时，指其直接位于别的元件之上，或者也可能有别的元件介于其间。相反，当某个元件被提到“直接”位于别的元件之上时，指并无别的元件介于其间。下面，参照附图详细地说明根据本专利技术实施例的薄膜晶体管阵列面板及本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列面板，包括：绝缘基片；栅极布线，形成在所述绝缘基片上且包括多条栅极线、多个栅极、及与所述栅极线的一端连接的多个栅极衬垫；存储电极布线，形成在所述绝缘基片上且包括多条存储电极线及多个存储电极； 栅极绝缘层，形成在所述栅极布线和所述存储电极布线上；半导体层，形成在所述栅极绝缘层上；数据布线，形成在所述栅极绝缘层上且包括与所述栅极线绝缘且交叉的多条数据线、部分地接触所述半导体层的多个源极、面对所述源极且与所述半导体层部 分接触的多个漏极、及与所述数据线的一端连接的多个数据衬垫；钝化层，形成在所述数据布线上；多个像素电极，形成在所述钝化层上且与所述漏极电连接；以及多个存储电极连接器，形成在所述钝化层上且连接位于所述栅极线两侧的所述存储 电极线和所述存储电极。

【技术特征摘要】
【国外来华专利技术】KR 2002-8-1 2002/455631.一种薄膜晶体管阵列面板，包括绝缘基片；栅极布线，形成在所述绝缘基片上且包括多条栅极线、多个栅极、及与所述栅极线的一端连接的多个栅极衬垫；存储电极布线，形成在所述绝缘基片上且包括多条存储电极线及多个存储电极；栅极绝缘层，形成在所述栅极布线和所述存储电极布线上；半导体层，形成在所述栅极绝缘层上；数据布线，形成在所述栅极绝缘层上且包括与所述栅极线绝缘且交叉的多条数据线、部分地接触所述半导体层的多个源极、面对所述源极且与所述半导体层部分接触的多个漏极、及与所述数据线的一端连接的多个数据衬垫；钝化层，形成在所述数据布线上；多个像素电极，形成在所述钝化层上且与所述漏极电连接；以及多个存储电极连接器，形成在所述钝化层上且连接位于所述栅极线两侧的所述存储电极线和所述存储电极。2.一种薄膜晶体管阵列面板，包括绝缘基片；栅极布线，形成在所述绝缘基片上且包括多条栅极线、多个栅极、及与所述栅极线的一端连接的多个栅极衬垫；存储电极布线，形成在所述绝缘基片上且包括多条存储电极线及多个存储电极；栅极绝缘层，形成在所述栅极布线上；半导体层，形成在所述栅极绝缘层上；数据布线，形成在所述栅极绝缘层上且包括三层结构，所述三层结构含有非晶硅层、欧姆接触层、及金属层，所述数据布线包含多条数据线、与所述数据线连接的多个源极、面对所述源极的多个漏极、及多个数据衬垫；钝化层，形成在所述数据布线上；多个像素电极，形成在所述钝化层上且与所述漏极电连接；以及多个存储电极连接器，形成在所述钝化层...

【专利技术属性】
技术研发人员：金相洙，金东奎，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]