低能量多沟道全耗尽量子井互补式金氧半导体场效晶体管制造技术

技术编号:3190615 阅读:286 留言:0更新日期:2012-04-11 18:40
一种多沟道半导体装置具有已完全或部分耗尽的量子井,并且对于超大型积体装置内,像是互补式金氧半晶体管(CMOSFET),是特别有用的。例如,多沟道区域(15)设置在衬底(12)上,并具有形成于最上端沟道区域(15)上的栅极电极(16),其间是藉由栅极氧化层(14c)来分隔。此多沟道(15)的垂直堆叠和栅极电极(16)允许在半导体装置内增加驱动电流,而不需增加由该装置所占据的硅区域。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术系关于半导体装置和制造的领域,详言之,系关于多沟道装置。
技术介绍
习知的金氧半导体场效晶体管(MOSFET)系透过驱动电流流经装置的源极和漏极间的沟道区域而操作。此沟道区域的导电性系藉由位于沟道表面上的导电栅极的电压的应用来调整,并与其绝缘。许多金氧半导体(MOS)集成电路制造公司,以及于许多大学和政府实验室内,持续努力改善MOSFET的驱动电流的速度和可用性,以减少它们对电力的消耗;并且改善他们的可靠度和辐射强度,来应用在较严格的远程环境中,包括外层空间。在半导体的工艺上,其中一个目标就是要将可使用硅区域的使用率最大化。此势必要增强电子电路的微型化程度。详言之,对于给定的硅区域,希望将驱动电流达到最大值。如此包含设有多栅极的装置。例如,已创造出了双栅极装置,其中对于给定硅区域的驱动电流为双倍。而且,对于给定的硅区域,增进驱动电流的最大值,是所希望的。
技术实现思路
需要能提供一种增加晶体管驱动的MOSFET,并同时减少栅极漏电流和栅极电容。由于需要最小化,譬如推向次45nm超大规模集成电路(ultra large scale integration,ULSI)迈进。如此电流驱动的增加,需在不会增加装置体积,或改变布局(layout)设计下获得。由本专利技术的实施例可满足上述和其它的需求,该等实施例提供多沟道半导体装置,该多沟道半导体装置包括于衬底上的第一绝缘层和于该第一绝缘层上的第一沟道区域。第二绝缘层设于该第一沟道区域上。该第二沟道区域位于该第二绝缘层上,和第三绝缘层位于该第二沟道区域上。栅极电极设于该第三绝缘层上。本专利技术因此提供具有栅极电极和多沟道区域的装置,允许增加驱动电流而不会增加装置体积。本专利技术的实施例亦满足上述的需求,该等实施例提供形成多沟道半导体装置的方法,该方法包括于衬底上形成堆叠,此堆叠包括至少二个通过绝缘层而垂直地彼此分隔并与该衬底分隔的轻掺杂沟道区域的步骤。堆叠的栅极电极藉由绝缘层而与该沟道区域分离。氧化层形成在栅极电极的侧壁,而源极和漏极区域接触该沟道区域的侧壁而形成。栅极电极间隔物形成于该栅极电极上的氧化物衬里上。本专利技术方法允许制成的多沟道装置不会比先前装置占有更大面积,但是会较习知装置提供更多驱动电流。例如,本方法于次45nm应用上可发现特殊的效用。由下列本专利技术的详细说明并结合所附图式,本专利技术的上述及其它特征、态样和优点将变得更为清楚。附图说明图1描绘依照本专利技术的实施例于已施行蚀刻的各层制造堆叠后,所形成的堆叠。图2描绘依照本专利技术的实施例,图1的结构接着进行热氧化工艺和源极及漏极延伸注入。图3描绘依照本专利技术的实施例,图2的结构接着进行轻掺杂硅沉积以及重掺杂硅沉积。图4显示依照本专利技术的实施例,图3的结构于施行硅间隔物蚀刻后的结构。图5描绘图4的结构接着进行栅极电极和硅间隔物上形成氧化物或氮化物间隔物。图6显示依照本专利技术的实施例,图5的结构于源极和漏极注入以及于栅极电极中形成硅化物区域后的结构。图7显示本专利技术的替代实施例系在图2的工艺流后,以及其中依照本专利技术的实施例形成升起式源极和漏极结构。图8描绘依照本专利技术的实施例,图7的结构于形成氧化物或氮化物间隔物以及形成硅化物区域于栅极电极中后的结构。图9描绘于蚀刻各层之前,本专利技术的替代实施例中的各层。图10显示依照本专利技术的实施例,图9的结构于蚀刻栅极电极和硬掩模后的结构。图11显示图10的结构于栅极电极上形成热氧化物衬里并在栅极电极和硬掩模的上沉积栅极电极间隔物材料的结构。图12描绘依照本专利技术的实施例,图11的结构接着进行于间隔物蚀刻以形成栅极电极间隔物。图13显示依照本专利技术的实施例,图12的结构于施行干蚀刻制造堆叠后的结构。图14显示依照本专利技术的实施例,图13的结构接着使用延伸注入工艺,其系使用湿蚀刻凹入堆叠而沉积硅于堆叠的上。图15显示依照本专利技术的实施例,图14的结构接着匹配硅层以形成硅间隔物以及于栅极电极上形成硅化物区域。图16描绘依照本专利技术的实施例,图15的结构接着沉积氮化物或氧化物、蚀刻该沉积的氮化物或氧化物以形成间隔物、和源极及漏极注入。具体实施例方式本专利技术提出并解决在形成MOSFET及其它半导体装置中关于于给定硅区域的驱动电流最大化问题。某程度上藉由制造具有形成于衬底的多沟道区域的多沟道装置,使用绝缘层于垂直方向分隔该沟道区域和该衬底,而部分达成此问题。栅极电极设于最上端沟道区域上,用绝缘层插置于栅极电极和最上端沟道区域之间。于垂直方向形成源极和漏极区域,接触该多沟道区域。如此形成的垂直的半导体装置提供增加驱动电流流经多沟道而不会增加半导体装置需要的硅面积。图1至图6说明依照本专利技术的实施例制造多沟道装置的方法。此说明将以范例方式讨论某些材料和工艺步骤,但是将了解此等材料和步骤只是举例用,而可使用其它的材料和工艺步骤而不会偏离本专利技术的范围。图1描绘藉由干蚀刻先前已经形成的各层而制造堆叠10于衬底12上。图1的堆叠10包括第一氧化物层14a、轻掺杂多晶硅(下文中称为硅)层15、另一氧化物层14b、第二轻掺杂硅层15,和第三氧化物层14c。第三氧化物层14c形成图1中的栅极氧化物层。堆叠10包括重掺杂多晶硅沟道16和硬掩模18,系位于例如于该氮化硅上或其它的硬掩模材料上。于本专利技术的较佳实施例中,在形成下一层之前,先掺杂于各层15中的硅。用如p型导电型的第一导电型掺杂硅层15,而用如n型导电型的第二导电型掺杂栅极电极16。或者,用p型掺杂剂掺杂栅极电极16,而用n型掺杂剂掺杂于沟道区域15中的硅。再者,硅区域15和16可包括其它的半导体材料,譬如锗化硅(SiGe)。于形成堆叠10之后,施行热氧化工艺,其结果如图2中所描绘。例如,如已知的堆叠可曝露于温度大约900度至大约1000度之间,于适当的氧化作用环境中经过接近少于10分钟。必须严格的控制热氧化工艺,尤其是于如次45nm ULSI装置应用中,以防止栅极电极16变成过度氧化。此情况很容易发生,因为于如栅极电极16中的重掺杂硅,允许氧化物生长较于如沟道区域15中的轻掺杂硅快速。图2亦显示藉由源极和漏极延伸注入21所形成的源极和漏极延伸区。此可以用习知的方法施行。图3显示图2的结构接着接续沉积轻掺杂硅层22和重掺杂硅层24后的结构。该层22和24系用于与栅极电极16中相同导电型掺杂剂来掺杂。因此,于所述的实施范例中,掺杂剂为n型掺杂剂。可藉由例如化学气相沉积(CVD)来施行硅层22和24的沉积。较佳为沉积掺杂的硅层而不要在完成沉积后用离子注入硅层来掺杂,因为在此种配置情况下控制注入工艺以形成轻掺杂区域和重掺杂区域是很难控制的。然而,亦可能施行注入以达成所希望的注入,而本专利技术的某些实施例可施行此种注入。然后执行硅蚀刻以形成硅间隔物26,该硅间隔物26包括轻掺杂区域22和重掺杂区域24。硅间隔物26接触该第一和第二沟道区域15,但是藉由热氧化物20而与栅极电极16电性隔离。图5显示图4的结构接着沉积绝缘间隔物材料和干蚀刻工艺以在硅间隔物26上形成间隔物28。此绝缘材料例如可以是氧化物或氮化物或其它适当的材料。图6描绘图5的结构藉由例如蚀刻已去除硬掩模18后的结构。藉由习知的硅化物技术,包括沉积耐热金属层和退火以硅化物化栅极电极16的部分,使硅化栅极电极16的部分形成本文档来自技高网...

【技术保护点】
一种多沟道半导体装置,包括:于衬底(12)上的第一绝缘层(14a);于该第一绝缘层(14a)上的第一沟道区域(15);于该第一沟道区域(15)上的第二绝缘层(14a);于该第二绝缘层(14b)上的第二沟道区域 (15);于该第二沟道区域(15)上的第三绝缘层(14c);以及于该第三绝缘层(14c)上的栅极电极(16)。

【技术特征摘要】
【国外来华专利技术】US 2003-11-14 10/706,9481.一种多沟道半导体装置,包括于衬底(12)上的第一绝缘层(14a);于该第一绝缘层(14a)上的第一沟道区域(15);于该第一沟道区域(15)上的第二绝缘层(14a);于该第二绝缘层(14b)上的第二沟道区域(15);于该第二沟道区域(15)上的第三绝缘层(14c);以及于该第三绝缘层(14c)上的栅极电极(16)。2.如权利要求1所述的装置,其中该第一和第二沟道区域(15、15)用第一导电型掺杂剂来轻掺杂,而该栅极电极(16)用不同于该第一导电型的第二导电型掺杂剂来重掺杂。3.如权利要求2所述的装置,进一步包括在该衬底(12)上的升起式源极和漏极区域(40),并接触该第一和第二沟道区域。4.一种形成多沟道半导体装置的方法,包括以下步骤于衬底(50)上形成堆叠,该堆叠包括至少二个通过绝缘层(52)而垂直地彼此分隔并与该衬底(50)分隔的轻掺杂沟道区域(54),以及通过绝缘层(52)而与该沟道区域(54)分隔的栅极电极(56a);于该栅极电极(56a)的侧壁上形成氧化物衬里(60);形成与该沟道区域(54)的侧壁接触的源极与漏极区域(76);以及于该栅极电极(56a)的该氧化物衬里(60)上形成栅极电极间隔物(64)。5.如权利要求4所述的方法,其中形成氧化物衬里...

【专利技术属性】
技术研发人员:JN帕恩JG佩尔兰JD奇克
申请(专利权)人:先进微装置公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1