形成晶格调制半导体基片制造技术

一种形成晶格调制半导体基片的方法，包括利用延伸过在Ｓｉ表面（１５）上的隔离层（１１）的窗（１３），限定Ｓｉ表面（１５）的被选区域（１２）；在隔离层（１１）上限定通过隔离层（１１）的部分与Ｓｉ表面（１５）隔离开的凹陷（１４）；在Ｓｉ表面（１５）的被选区域（１２）上生长ＳｉＧｅ层（１６），以便在窗（１３）中形成位错（１７）从而缓解ＳｉＧｅ层（１６）中的应变；以及进一步生长ＳｉＧｅ层（１６）以覆盖隔离层（１１）并延伸入凹陷（１４）中，从而在凹陷（１４）内形成所述ＳｉＧｅ的基本无位错区域（１８）。如果需要的话，通过抛平至降到隔离层（１１）的水平面，去除已经覆盖隔离层（１１）的ＳｉＧｅ层（１６）的部分，从而将凹陷（１４）中的ＳｉＧｅ的基本无位错区域（１８）与窗（１３）中的ＳｉＧｅ区域隔离开。更进一步，从Ｓｉ表面（１５）去除了凹陷（１４）附近之外的活化层（１６）和隔离层（１１），从而在Ｓｉ表面（１５）上留下通过隔离层（１１）的部分与半导体表面（１５）隔离开的ＳｉＧｅ的基本无位错区域（１８）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及制作晶格调制(lattice-tuning)半导体基片，尤其但是并非仅涉及制作驰豫SiGe(硅储)“虚拟基片”，该驰豫SiGe“虚拟基片”适于生长其中可制作诸如MOSFET之类的有源半导体器件的应变硅或SiGe活化层和无应变III-V半导体活化层。
技术介绍
已知可通过在Si晶片上外延生长应变硅层，该硅晶片具有插入在硅晶片和应变硅层之间的驰豫SiGe缓冲层，以便在应变Si层内制作诸如MOSFET之等的半导体器件，从而提高半导体器件的性能。由于提供缓冲层的目的在于增大与下层Si基片的晶格单元长度相关的晶格单元长度，所以通常称之为虚拟基片。还已知可通过在硅基片上外延生长硅和锗的合金(SiGe)以形成缓冲层。由于SiGe的晶格单元长度大于Si的普通晶格单元长度，所以如果缓冲层允许驰豫，则可通过提供这样的缓冲层来实现所需的晶格单元长度增大。缓冲层的驰豫不可避免地包括在缓冲层中生成位错以缓解应变。这些位错通常从下层表面形成半环，并延伸形成应变界面上的长位错。然而，生成延伸过缓冲层的厚度的线位错，会对基片的质量造成损害，这是因为这种位错会在有源半导体器件中造成表面不平并导致电子散射。更进一步，因为需要很多位错以缓解SiGe层中的应变，所以这些位错不可避免的会互相作用从而导致线位错的牵制(pinning)。此外，进一步的驰豫需要更多的位错，这将使线位错的密度更高。正如US5442205、US5221413、WO98/00857和JP 6-252046中所披露的那样，用于制作此类缓冲层的现有技术包括对层中的Ge组分进行线性渐变，以使应变界面分布在渐变区域上。这意味着，所形成的位错也分布在渐变区域上并因此而不易相互作用。然而这种技术有个弱点，即位错的主要来源是同一来源形成的其上生成位错的增殖结构，从而导致位错通常成堆聚集在同一原子滑动平面上。这些成堆位错形成的应变区会使虚拟基片表面产生大量波纹，这些波纹既会对虚拟基片的质量造成损害也会导致更多线位错的产生。US2002/0017642A1披露了一种技术，其中缓冲层由多个薄层形成，这些薄层包含交替的渐变SiGe层和位于渐变SiGe层上的单一SiGe层，其中渐变SiGe层中Ge组分比例从其形成在其上的材料的组分比例逐渐增大至增大级别，而单一SiGe层的Ge组分比例位于经过该层是基本恒定的增大级别。通过提供使Ge组分比例沿缓冲层逐步降低的渐变SiGe层和单一SiGe层的交替，使交界面侧向更易产生位错，进而减少线位错的产生，最终导致表面光滑度的提高。然而这种技术要求使用相对较厚、仔细渐变的交替层以满足性能，并且即便如此线位错的积累仍会造成性能的下降。
技术实现思路
本专利技术的目的在于提供一种形成晶格调制半导体基片的方法，较之现有技术，该方法中通过降低线位错的密度来提高性能。根据本专利技术，提供了一种形成晶格调制半导体基片的方法，该方法包括a、利用延伸过在半导体表面(15)上的隔离层(11)的窗(13)，限定半导体表面(15)的被选区域(12)；b、在隔离层(11)中于窗(13)附近限定凹陷(14)；c、在半导体表面(15)的被选区域(12)上生长与半导体表面(15)的材料存在晶格失配的半导体材料的活化层(16)，以便在窗(13)中形成位错(17)从而缓解活化层(16)中的应变；以及d、进一步生长活化层(16)以覆盖隔离层(11)并延伸入凹陷(14)中，从而在凹陷(14)内形成所述半导体材料的基本无位错区域(18)。该方法可制作高性能的虚拟基片，以SiGe基片为例，其线位错的级别极低，即从低于每平方厘米一百万个位错到基本无线位错。这是因为，在进一步生长SiGe层前，窗中的SiGe层产生的位错会缓解SiGe层的应变，从而当出现SiGe层覆盖生长时，凹陷内的SiGe区域基本上不产生位错。由此生成的虚拟基片性能较优。这些虚拟基片的高品质使其可用于特殊的场合，如微电子或全CMOS集成系统中。该方法有个特别的优势，即该虚拟基片并不覆盖整个晶片，而仅存在于预定的区域。这些区域可以很小，甚至可小至电子器件的尺寸，从而可以利用应变硅的优势而不会影响晶片上其他器件的制作。在本专利技术的优选实施例中，在活化层的生长延伸入凹陷之后，去除活化层中已经覆盖隔离层的部分，从而将窗中所述半导体材料区域与凹陷中所述半导体材料的基本无位错区域隔离开。优选地，活化层中已经覆盖隔离层的部分，通过抛平至隔离层的水平面来去除。一旦该表面被抛平，则留下基本无位错的虚拟基片，其通过通常为Si氧化物的隔离层的材料与基片完全隔离开。在本专利技术进一步的发展中，在活化层的生长延伸入凹陷之后，从半导体表面去除除了凹陷附近之外的活化层和隔离层，从而在半导体表面上留下通过隔离层部分与半导体表面隔离开的所述半导体材料的基本无位错区域。优选通过蚀刻从半导体表面去除活化层和隔离层。氧化物上留下的虚拟基片是制作应变硅器件的理想模板，这些器件可与半导体基片上的“正常”硅器件集成在一起。因而虚拟基片仅需在需要提高应变硅的性能的器件下制作。虚拟基片下的氧化物通常配置地薄以使表面尽可能保持平整从而便于器件处理。在高温下对活化层进行退火，从而基本上完全消除活化层中的应变。进一步，在从室温到1200摄氏度的范围之内、优选从350摄氏度到900摄氏度的范围之内的温度下生长活化层，并且在从室温到1500摄氏度的范围之内、优选从500摄氏度到1200摄氏度的范围之内的高温下对活化层进行退火。活化层可具有在SiGe层中基本恒定的锗组分比例。可选地，活化层可包含第一子层和第二子层，子层中的一个具有在该子层中基本恒定的锗组分比例，子层中的另一个具有在该层中从第一级别增加至高于第一级别的第二级别的锗组分比例。在这种情况下，在生长第一子层和生长第二子层之间，进行中间处理。该中间处理可包括，在高温下对第一子层进行退火以便基本上完全消除第一子层中的应变的步骤。进一步，该中间处理步骤包括化学的机械抛平步骤。可通过选择性外延生长处理来生长活化层，例如化学汽相沉积(CVD)。附图说明为更好地理解本专利技术，将参考附图，附图包括附图1～5为示出根据本专利技术的晶格调制半导体基片形成中的连续步骤的解释性剖面图。具体实施例方式以下说明针对如何在插入有SiGe缓冲层的下层硅基片上形成虚拟晶格调制硅基片。但是应理解，本专利技术也可用于制作其他类型的晶格调制半导体基片，其中包括中止允许III-V与硅结合的完全驰豫纯Ge的基片。根据本专利技术还可包括，在外延生长处理中使用诸如锑之类的一种或多种表面活化剂，以降低表面能量从而使得虚拟基片表面更为光滑且线位错的密度更低。参见图1，在根据本专利技术用于形成驰豫SiGe虚拟基片的示例性方法中，其中该驰豫SiGe虚拟基片适于生长其中可制作诸如MOSFET之类的有源半导体器件的应变Si或SiGe活化层和无应变III-V半导体活化层，在硅基片10上生长Si氧化物的隔离层11，在限定出待蚀刻区域之后选择性地蚀刻隔离层11，例如可通过在氧化层上敷上光阻材料层并选择性地曝光和显影光阻材料层以形成光阻材料掩模。该蚀刻步骤产生至少一个窗13和至少一个凹陷14，该窗13全部地贯穿氧化物延伸至硅表面15，该凹陷14仅部分地贯穿氧化物延伸以便通过氧化物层11的下层部分与硅表面15隔开。本文档来自技高网...

【技术保护点】
一种形成晶格调制半导体基片的方法，包括：ａ、利用延伸过在半导体表面（１５）上的隔离层（１１）的窗（１３），限定半导体表面（１５）的被选区域（１２）；ｂ、在隔离层（１１）上于窗（１３）附近限定凹陷（１４）；ｃ、在半导体 表面（１５）的被选区域（１２）之上生长与半导体表面（１５）的材料存在晶格失配的半导体材料的活化层（１６），以便在窗（１３）中形成位错（１７）从而缓解活化层（１６）中的应变；以及ｄ、进一步生长活化层（１６）以覆盖隔离层（１１）并延伸入 凹陷（１４）中，从而在凹陷（１４）内形成所述半导体材料的基本无位错区域（１８）。

【技术特征摘要】
【国外来华专利技术】GB 2003-11-12 0326321.71.一种形成晶格调制半导体基片的方法，包括a、利用延伸过在半导体表面(15)上的隔离层(11)的窗(13)，限定半导体表面(15)的被选区域(12)；b、在隔离层(11)上于窗(13)附近限定凹陷(14)；c、在半导体表面(15)的被选区域(12)之上生长与半导体表面(15)的材料存在晶格失配的半导体材料的活化层(16)，以便在窗(13)中形成位错(17)从而缓解活化层(16)中的应变；以及d、进一步生长活化层(16)以覆盖隔离层(11)并延伸入凹陷(14)中，从而在凹陷(14)内形成所述半导体材料的基本无位错区域(18)。2.根据权利要求1所述的方法，其中，在生长活化层(16)以延伸入凹陷(14)之后，去除活化层(16)中已经覆盖隔离层(11)的部分，从而将凹陷(14)内的所述半导体材料的基本无位错区域(18)与窗(13)内的所述半导体材料区域隔离开。3.根据权利要求2所述的方法，其中通过将活化层(16)中已经覆盖隔离层(11)的部分抛平至降到隔离层(11)的水平面，去除活化层(16)中已经覆盖隔离层(11)的部分。4.根据权利要求1、2或3所述的方法，其中，生长活化层(16)以延伸入凹陷(14)之后，从半导体表面(15)去除除了凹陷(14)附近之外的活化层(16)和隔离层(11)，从而在半导体表面(15)上留下通过隔离层(11)的部分与半导体表面(15)隔离开的所述半导体材料的基本无位错区域(18)。5.根据权利要求4所述的方法，其中通过蚀刻从半导体表面(15)去除活化层(16)和隔离层(11)。6.根据权利要求1到5中任一项所述的方法，其中在高...

【专利技术属性】
技术研发人员：亚当丹尼尔卡普威尔，埃文休伯特克里斯威尔帕克，蒂莫西约翰戈瑞斯波，
申请(专利权)人：阿德弗西斯有限公司，
类型：发明
国别省市：GB[英国]