氧化铪铝介质薄膜制造技术

一种含ＨｆＡｌＯ↓［３］的介质薄膜和一种制作这一类介质薄膜的方法生产出了一种可靠的栅介质，它具有的等效氧化物厚度比采用ＳｉＯ↓［２］可能得到的要薄。栅介质通过采用铪顺序和铝顺序的原子层沉积法形成。铪顺序采用了ＨｆＣｌ↓［４］和水蒸气。铝顺序采用了或者是三甲基铝，Ａｌ（ＣＨ↓［３］）↓［３］，或者ＤＭＥＡＡ，一种铝烷（ＡｌＨ↓［３］）和二甲基乙胺【Ｎ（ＣＨ↓［３］）↓［２］（Ｃ↓［２］Ｈ↓［５］）】的加成物，加上蒸馏水蒸气。这些含ＨｆＡｌＯ↓［３］薄膜的栅介质均是热力稳定的，以致这ＨｆＡｌＯ↓［３］薄膜在加工过程中与硅衬底或其它结构有极微弱的反应。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件和器件的制作。特别是，本专利技术涉及晶体管器件的栅介质层和它们的制作方法。
技术介绍
半导体器件制造业有着驱使其需要改善速率性能，改善其低静态(静止态)功率要求和适应对硅基微电子产品的各式各样的电源要求及输出电压要求等方面的市场需求。尤其是在晶体管制作中，有着面临要求减小器件例如晶体管尺寸的持续压力。最终的目的是制作出越来越小的和更可靠的集成电路(IC)供在例如信息处理机芯片，移动电话机或存储器例如DRAM等产品中使用。较小的器件经常是由蓄电池供电，故也面临要求减小蓄电池尺寸和延长电池充电之间的时间的压力的处境。这促使工业界不仅要设计更小的晶体管而且要将它们设计成能在较低的电源下可靠工作。目前，半导体工业有赖于减小或按比例缩小基本器件，主要是硅基金属氧化物半导体场效应晶体管(MOSFET)，的尺寸的能力。这一类晶体管的常见构型示于附图说明图1。虽然以下的讨论应用了图1来阐明利用现有技术制造的晶体管，但本领域的每一位技术人员都承认可以将本专利技术引入图1所示晶体管中，以制成与本专利技术相应的新型晶体管。晶体管100用通常为硅的衬底110制成，但也可以用其它的半导体材料制成。晶体管100具有第一源极/漏极区120和第二源极/漏极区130。主体区132位于第一源极/漏极区和第二源极/漏极区之间，此处的主体区132定义了具有沟道长度134的晶体管沟道。栅介质，或栅氧化物140位于主体区132内，而栅150位于栅介质的上方。虽然栅介质可以是由氧化物之外的材料形成，但栅介质通常是氧化物，并常称为栅氧化物。栅可以用多晶硅制成，或用其它导电材料制成例如可以使用金属。为了制造尺寸更小的和能在较低电源下可靠地工作的晶体管，一个重要的设计标准是栅介质140。形成栅介质的主角是二氧化硅SiO2。热生长非晶形SiO2层是一种电和热力稳定材料，在SiO2层与底层Si的界面处形成了高质量的界面以及上佳的电绝缘性能。在典型的加工过程中，在Si上使用SiO2会造成缺陷电荷密度，其量级为1010/cm2，中间带隙界面态密度约为1010/cm2eV，和击穿电压在15MV/cm范围内。就这样的质量而言，没有明显看出需要使用除SiO2之外的材料，但是栅介质的定标的提高和其它要求会产生需要寻找用作栅介质的其它介质材料。所需要的是这样一种替代介质材料，它可用来形成具有较之SiO2有高介电常数的栅介质和相对于硅是热力稳定的，以致在硅层上形成介质时不会导致有SiO2形成或使来自底层硅层的材料例如掺杂剂扩散到栅介质中。专利技术概述在本专利技术所讲授的实施方案中论述了解决以上所述问题的方法。在一种实施方案中，一种在晶体管主体区上形成栅介质的方法包括在晶体管主体区上进行含HfAlO3非晶形薄膜的原子层沉积(ALD)。形成HfAlO3薄膜所采用的ALD方法是将含铪前体脉冲输入装有衬底的反应室，将第一含氧前体脉冲输入反应室，将含铝前体脉冲输入反应室，最后将第二含氧前体脉冲输入反应室。每种前体根据所选定的时间周期被脉冲输入反应室。脉冲输送每种前体所用时间的长短根据所采用的前体选定。在每次脉冲输送前体之间将剩余的前体和反应的副产物从反应室中除去。HfAlO3薄膜的厚度通过重复进行脉冲输送含铪前体，第一含氧前体，含铝前体和第二含氧前体的循环次数来控制，直至形成要求的厚度。有利之处是，由HfAlO3薄膜形成的栅介质具有比二氧化硅要大的介电常数，相对地小的漏电电流和对硅基衬底有良好的稳定性。本专利技术所讲授的各种实施方案包含形成各种晶体管，存储器，和具有含HfAlO3的介质层的电子系统。其它实施方案包括适用于晶体管，存储器，和具有HfAlO3薄膜的介质栅的电子系统的各种结构。与具有同样实体厚度的氧化硅栅相比，这类介质栅具有显著地薄的等效氧化物厚度。另一方面，这类介质栅较之具有同样等效氧化物厚度的氧化硅栅具有显著地厚的实体厚度。本专利技术的这些和其它的实施方案，见解，优点和特点部分地陈述于随后的叙述中，和对于本领域的那些技术人员来说，部分地通过参阅下述本专利技术的叙述和参阅附图或通过本专利技术的实践而变得显而易见了。本专利技术的这些见解，优点和特点借助于尤其是在后面所附的权利要求书中所指出的装置，程序和组合得以实现和达到。附图简述图1描绘了晶体管的常见构型。图2A描绘了一种本专利技术所讲授的加工HfAlO3薄膜用的原子层沉积系统的实施方案。图2B描绘了一种本专利技术所讲授的加工HfAlO3薄膜用的原子层沉积室的气体分配装置的实施方案。图3说明了一种本专利技术所讲授的HfAlO3薄膜加工方法的实施方案所采用的单元工艺流程图。图4描绘了一种本专利技术所讲授的可以用来制作一种晶体管构型的图5说明了引入本专利技术所讲授的器件的个人用计算机的实施方案的透视图。图6说明了引入本专利技术所讲授的器件的中央处理机的实施方案的示意图。图7说明了本专利技术所讲授的DRAM存储器的实施方案的示意图。优选实施方案详述在本专利技术的以下详述中，参照了形成详述一部分的附图，并为了说明，这些附图显示了可以实施本专利技术的具体的实施方案。对这些实施方案所作的详细陈述，足以使本领域的那些技术人员能够实施本明。可以应用其它的实施方案并可在不超越本专利技术的范围的情况下进行结构，逻辑和电学的更改。在以下叙述中使用的术语晶片和衬底包括任何具有外露面的结构，以便利用外露面形成本专利技术的集成电路(IC)结构。术语衬底应理解成包括半导体晶片。术语衬底也用来指加工过程中的半导体结构，并可以包括在其上已制成的其它层。晶片和衬底二者均包括掺杂和非掺杂的半导体，由基底半导体或绝缘体支承的外延半导体层，以及本领域的技术人员熟知的其它半导体结构。术语导体应理解成包括半导体，而术语绝缘体或介质被定义为包括导电性比称为导体的材料要低些的任何材料。本申请中所采用的术语“水平”被定义为平行于晶片或衬底的普通的平面或表面，与晶片或衬底的取向无关。术语“垂直”指的是其方向与上面所定义的水平相垂直。以位于晶片或衬底的上表面上的普通平面或表面为基准来定义表示位置的介词，例如“在上面”，“侧面”(如在侧壁上)，“高于”，“低于”，“在上方”和“在下面”，与晶片或衬底的取向无关。所以，以下的详述并不作出限制的含义，而本专利技术的范围仅由附于后面的权利要求书，以及与权利要求书所给予的范围等同的全范围来定义。图1的栅介质140，当其运行于晶体管中时，既有实体栅介质厚度又有等效氧化物厚度(teq)。等效氧化物厚度量化了以典型的实体厚度表示的栅介质140的电气性能例如电容。teq被定义为要求其具有和已知介质同样的电容密度的一种理论上的SiO2层的厚度，而不考虑漏电电流和可靠性这些方面的问题。沉积在Si表面上作为栅介质的厚度t的SiO2层还将有一个大于它的厚度t的teq。这teq是由在其上沉积了SiO2的表面沟道内的电容引起的，这要归因于耗尽/反型区的形成，。这耗尽/反型区可导致使teq比SiO2层的厚度t大3～6埃()。于是，总有一天，在半导体工业驱使将栅介质等效氧化物厚度按比例缩小到低于10的情况下，用作栅介质的SiO2层的实体厚度要求大概必须是大约4～7。对于SiO2的额外要求取决于和SiO2介质一起使用的栅电极。使用常规的多晶硅栅会导致SiO2层的teq额外增加。这额外增加的厚度可通过采用本文档来自技高网...

【技术保护点】
一种形成电子器件的方法，它包含：将含铪前体脉冲输入装有衬底的反应室；和将含铝前体脉冲输入反应室以形成介质薄膜。

【技术特征摘要】
US 2002-6-5 10/163,4811.一种形成电子器件的方法，它包含将含铪前体脉冲输入装有衬底的反应室；和将含铝前体脉冲输入反应室以形成介质薄膜。2.权利要求1的方法，其中将含铪前体脉冲输入装有衬底的反应室，和将含铝前体脉冲输入反应室，它们均是原子层沉积法的单元。3.权利要求1或2的方法，其中形成电子器件包括形成晶体管，这方法进一步包括在衬底上形成第一和第二源/漏区；在第一和第二源/漏区之间形成主体区；将含铪前体脉冲输入反应室和将含铝前体脉冲输入反应室以便在位于在第一和第二源/漏区之间的主体上形成介质薄膜；和使栅与介质薄膜耦合。4.权利要求1或2的方法，其中形成电子器件包括形成存储器，它至少有一个这样的存取晶体管，它在位于第一和第二源/漏区之间的主体区上有一层含HfAlO3的薄膜，其中形成这薄膜包括脉冲输送含铪前体和脉冲输送含铝前体。5.权利要求4的方法，其中该方法进一步包括形成若干个存取晶体管；形成若干条字线，它们与存取晶体管数目相同的若干个栅相耦合；形成若干条源线，它们与存取晶体管数目相同的若干个第一源/漏区相耦合；形成若干条位线，它们与存取晶体管数目相同的若干个第二源/漏区相耦合。6.权利要求1或2的方法，其中形成电子器件包括形成电子系统，该电子系统则包括有一个处理机；使存储器与处理机相耦合，其中存储器或处理机之一至少有一个这样的晶体管，它在位于第一和第二源/漏区之间的主体区上有一层含HfAlO3的薄膜，这种含HfAlO3的薄膜通过将含铪前体脉冲输入反应室和将含铝前体脉冲输入反应室的方法形成；和形成系统总线，该总线使处理器与存储器阵列相耦合。7.权利要求1，2，3，4，或6的方法，其中将含铪前体脉冲输入反应室，随后将第一含氧前体脉冲输入反应室，然后将含铝前体脉冲输入反应室，接着将第二含氧前体脉冲输入反应室。8.权利要求7的方法，其中脉冲输送第一含氧前体包括脉冲输送水蒸气。9.权利要求7的方法，其中脉冲输送第二含氧前体包括脉冲输送蒸镏水蒸气。10.权利要求7的方法，其中脉冲输送第二含氧前体包括脉冲输送氧。11.权利要求1，2，3，4，或6的方法，其中按照预定的周期对将每种前体脉冲输入反应室加以控制，预定的周期则根据被脉冲输入反应室的每种前体分别地加以确定。12.权利要求1，2，3，4，或6的方法，其中该方法进一步包括，使衬底保持在根据每次脉冲输送的前体选定的温度下，这选定的温度根据脉冲输送的每种前体独立地设定。13.权利要求1，2，3，4，或6的方法，其中在每次脉冲输送前体之后，接着用吹洗气体吹洗反应室。14.权利要求1，2，3，4，或6的方法，其中该方法进一步包括重复进行若干次脉冲输送含铪前体和含铝前体的循环。15.权利要求14的方法，其中在重复进行许多次脉冲输送含铪前体和含铝前体循环之后，接着在约300℃～约800℃的温度下进行退火处理。16.权利要求1，2，3，4，或6的方法，其中该方法进一步包括独立地控制每种前体的脉冲周期的时间，被脉冲输送到衬底上的前体的次数，和衬底的温度，以便形成含HfAlO3的介质薄膜，这介质薄膜具有的介电常数为约9～约25。17.权利要求16的方法，其中形成含HfAlO3的介质薄膜包括形成一种基本上是HfAlO3的薄膜。18.权利要求1，2，3，4...

【专利技术属性】
技术研发人员：KY阿恩，L福尔贝斯，
申请(专利权)人：微米技术有限公司，
类型：发明
国别省市：US[美国]