垂直叠式现场可编程非易失存储器和制造方法技术

在此公开了一种极高密度现场可编程存储器。在衬底上利用几层（５１ａ１，５１ａ２，５１ｂ２）垂直地形成一个阵列，每个层（５１ａ１）包括垂直构成的存储器单元。一个Ｎ层阵列中的单元可以利用Ｎ＋１个掩膜步骤加接触所需要的掩膜步骤形成。最大限度利用自对准技术使光刻缺陷最小。在一个实施例中，外围电路形成在硅衬底上并且在该衬底上构成一个Ｎ层阵列。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及低成本、高密度半导体存储器，具体地涉及当去掉电源时存储在存储器内数据不丢失和改变，即其内容为“非易失”的半导体存储器。
技术介绍
对更密集的半导体存储器有着日益增加的需求，客户们以更大数量连续购买这些存储器，正如每三年芯片位数(近似)翻两番，需要以更低成本更快增加密度以满足市场需要。半导体非易失存储器可以分成两类(1)在制造过程中数据被永久地写入其中并且其内容随后不能改变的存储器，称为“带掩膜的只读存储器，简称掩膜ROM”或“工厂编程ROM”；(2)在加工后存储器器件离开工厂之后可以向其提供数据的存储器。后一类称为“现场可编程存储器”，因为当半导体存储器芯片被用于最终用途时“在现场”由用户写入其内容。现场可编程存储器进一步分成“一次写入”存储器和“写入/擦除/再写入”存储器。这些一次写入存储器称为“PROM”(可编程只读存储器)或“OTPROM”(一次可编程只读存储器)。而提供写入/擦除/再写入能力的存储器被称为“UVEPROM”(紫外线擦除可编程只读存储器)或“EEPROM”(电擦除可编程只读存储器)或“Flash EEPROM”(快速和灵活EEPROM)。相反，在制造期间掩膜ROM的内容被永久存储，因此掩膜ROM不可擦除并且实际上是“在工厂一次写入”存储器。现场可编程存储器比掩膜ROM灵活得多，因为它允许系统产品制造商为许多应用库存一种单独的通用零件类型，并且以大量不同方式在系统产品流程最后使一种零件类型个人化(对存储器内容编程)。这种灵活性使系统制造商更容易适应不同系统产品需求的波动，和更新和修改系统产品而不废弃(报废)现有的预编程掩膜ROM库存。但这种灵活性是有代价的现场可编程存储器通常比掩膜ROM有着更低密度(每个芯片位更少)和更高成本(每一位更高价格)。客户更愿意买提供灵活性和方便性的现场可编程存储器，同时达到掩膜ROM的成本和密度。不幸地是，这种器件还不能获得。掩膜ROM比现场可编程存储器密度高和便宜有两个原因。首先，由于掩膜ROM不支持擦除和重新写入功能，它们的外围电路不需要包含输入数据引导、写入定时或写入控制的任何专用电路或I/O端子。因此，掩膜ROM的外围电路可以比现场可编程非易失存储器的电路小。与现场可编程非易失存储器的模具尺寸相比，这减少了掩膜ROM模具尺寸的，使更多的掩膜ROM芯片可以安装在一个半导体晶片上，而降低了成本。其次，由于掩膜ROM仅仅在工厂写入，它们的存储器单元可以仅仅为读取而设计和优化，通常它们的存储器单元仅仅包括单一电路元件(例如，单一MOS晶体管)。但是现场可编程非易失存储器的存储器单元必须包括对写入操作的支持。因此，现场可编程存储器单元通常包含几个电路元件通常是在单一读取所需要的MOS晶体管上增加第二沟道氧化物镀膜栅极，或写入/擦除系列晶体管。现场可编程单元的额外元件消耗了额外的硅面积，使存储器单元面积比掩膜ROM存储器单元大。因此现场可编程非易失存储器的密度比掩膜ROM的密度低。具有写入/读取/重新写入能力的现场可编程存储器也提供了更多的灵活性。它们允许更新、现场重新配置和能够使主机进行新应用，例如数字摄影、固态盘等。不幸地是，这些器件通常具有比一次可编程存储器低的密度和高的成本。现在考虑用于这些存储器中存储器单元的设计，大多数非易失存储器单元已经利用了半导体器件，例如在单晶半导体衬底上构造的MOS场效应晶体管，结型晶体管，或结型二极管。这种方案只允许有限地垂直集成为第三维(即，与衬底平面相垂直)，因为每个存储器单元包含构造在衬底上的一些元件。常规非易失存储器单元使用大量连续光刻步骤制造，这限制了单元图形的几何形状。例如，图1所示的现有技术的掩膜ROM制造需要至少五次光刻掩膜步骤(a)氮化物LOCOS构图；(b)多晶硅栅极构图(c)触点构图(d)金属构图；(e)利用离子注入构图的编程。这些步骤顺序执行，并且小心地将每个后续层与已经在存储器电路上构图的前一层对准，以保证每层的几何图形被印制在所需要的空间位置上。例如，在图1中的单元10中，离子注入层常规地对准以前构图的多晶硅层。不幸地是，在大量半导体加工中所使用的光刻机不能完全地执行这些对准。它们具有“层失准容差”指标，该指标表示为当新的层对准存储器电路已经存在的层时可能引起的对准容差。这些失准容差迫使存储器单元设计人员使用比如果对准容差可忽略时所需要的更大的图形尺寸。例如，如果金属层上的某些图形需要完全覆盖接触层上的图形，这两层之间的几何重合必须设计得至少与接触层和金属层之间的失准容差一样大。另一个例子，如果多晶硅栅极层上的某些图形需要避免与LOCOS层上的图形接触，这两层之间的几何间隔必须增加到至少多晶硅栅极层和LOCOS层之间的失准容差一样大。存储器单元尺寸由这些失准容差放大，这增加了模具尺寸，减少密度和增加了成本。如果找到需要更少连续光刻步骤的新的存储器单元结构，该单元在其图形尺寸上会包括较少的失准误差，并可以制造得比更多光刻步骤的单元小。并且如果找到完全不需要对准的新存储器单元结构(一种“自对准”单元)，在X或Y方向上，就不需要在其图形尺寸中包括任何对准容差。新单元可以制造得比没有自对准存储器单元的相应单元更小。图1表示了掩膜ROM中使用的非常普通的电路设计。这是“虚地”类ROM电路的例子，如同美国专利4281397所教导的。其存储器单元例如单元10包括在平面半导体衬底上构成的单一MOS晶体管，连接到多晶硅字线(例如WL1，WL2)，金属位线(例如BL1，BL2)和虚地线(例如VG1，VG2)。该单元通过极大增加MOS晶体管门限电压的掩膜编程，例如通过离子注入。例如，如果注入，该单元保持为逻辑1，如果没有注入，该单元保持逻辑0。图2表示现场可编程非易失存储器，例如如同美国专利4203158所教导的。其存储器单元12包含字线，编程线，浮栅，位线和地线。通过在位线和编程线上施加适当的电压，该单元可以支持写入操作，擦除操作和重新写入操作以及读取。图3表示可编程逻辑阵列(PLA)半导体结构，如同美国专利4646266所教导的。其基本单元14包括一对背对背二极管，给出四个状态在两个方向上都不导电，在两个方向上都导电，在第一方向上导电而在第二方向上不导电，和在第二方向上导电而在第一方向上不导电。该结构不建立在平面半导体衬底上，而是将大量PLA单元垂直地一个一个层叠形成3维结构。现有技术掩膜ROM电路的另一个类型如同美国专利5441907所教导。其存储器单元包含X导体，Y导体和可能的二极管。该单元通过掩膜编程，该掩膜允许(或阻止)在X导体和Y导体交叉点上的“插头”二极管的形成。例如，如果二极管出现，该单元保持逻辑1，而如果没有，该单元保持逻辑0。使用熔丝和二极管两者的现场可编程非易失存储器单元在美国专利5536968中所教导。如果熔丝没有烧断(导电)，二极管连接到X导体和Y导体之间，而该单元保持逻辑0。如果熔丝烧断(不导电)，在X导体和Y导体之间没有连接的二极管，该单元保持逻辑1。使用肖特基二极管和反熔丝两者的现场可编程非易失存储器单元在美国专利4442507中所教导。其存储器单元包含多晶硅半导体材料制造的X导体，肖特基二极管，形成反熔丝的本征或轻微掺杂半导体，和金属制造的Y导体本文档来自技高网...

【技术保护点】
一种存储器，包括：一个衬底；置于所述衬底上的一个三维存储器阵列，具有多层放置的单元；所述衬底包括多个解码器，用于访问所述单元，至少一些解码器被折叠在所述存储器阵列下面。

【技术特征摘要】
US 1998-11-16 09/1928831.一种存储器，包括一个衬底；置于所述衬底上的一个三维存储器阵列，具有多层放置的单元；所述衬底包括多个解码器，用于访问所述单元，至少一些解码器被折叠在所述存储器阵列下面。2.根据权利要求1的存储器，其中所述解码器包括列解码器和行解码器，所述列解码器和行解码器中的一种被折叠在所述衬底的存储器阵列下面。3.根据权利要求2的存储器，其中多层放置的所述多个单元包括多条第一和第二线。4.根据权利要求3的存储器，包括多条通路，用于提供多层中的至少第一线和所述衬底的所述解码器之间的电连接，每条通路通过多于一层的层面延伸，并且与多于一层的层面中的第一线接触，因此对每一层需要少于一个通路的掩膜。5.一种存储器，包括一个半导体衬底；具有多层的存储器阵列，每一层具有多条列线、多条行线和多个存储器单元，在n层中的一条列线也是在n+1层中的一条列线，在n层中的一条行线也是在n-1层中的一条行线；所述衬底包括分别与所述列线和所述行线相连的列解码器和行解码器，所述行解码器和所述列解码器中的至少一部分被置于所述存储器阵列的下面。6.根据权利要求5的存储器，其中所述衬底包括以电流模式检测所述单元的状态的电路。7.根据权利要求5的存储器，包括多条通路，用于提供多层中的至少第一线和所述衬底的所述解码器之间的电连接，每条通路通过多于一层的层面延伸，并且与多于一层的层面中的第一线接触，因此对每一层需要少于一个通路的掩膜。8.根据权利要求7的存储器，其中所述衬底是硅。9.根据权利要求8的存储器，其中每个存储器单元包括一个二极管和一个反熔丝。10.一种制造在一个衬底上的三维存储器阵列，所述存储器阵列包括N层存储器单元；N+1层导体；所述存储器单元和所述导体采用不多于N+1个掩膜制造。11.一种存储器，包括权利要求10的存储器阵列；和将所述导体与所述衬底相连的至少一个接触部分。12.根据权利要求10的存储器阵列，其中每个存储器单元包括一个状态改变元件和一个引导元件。13.根据权利要求11的存储器阵列...

【专利技术属性】
技术研发人员：MG约翰逊，TH李，V苏布拉马尼安，PM法姆瓦德，JM克莱维斯，
申请(专利权)人：矩阵半导体公司，
类型：发明
国别省市：US[美国]