电容的制作方法技术

本发明专利技术涉及一种电容的制作方法，其包含有：在第一介电层以及设置于其中的导电物的表面依序形成阻障层、第二介电层以及导电层，且阻障层与导电物直接接触，进行蚀刻工艺以去除部分的阻障层、第二介电层以及导电层以形成电容，以及进行接触工艺将电容的导电层利用第一接触插塞连接至第一端子。

【技术实现步骤摘要】

本专利技术涉及一种电容(capacitor)的制作方法，尤其是指一种应用于铜工艺(Cu process)中的金属-绝缘物-金属电容(metal-insulator-metalcapacitor，MIMC)的制作方法。
技术介绍
近年来，集成电路产业不断地蓬勃发展，从早期就当红的内存芯片与中央处理器芯片(CPU chip)，乃至于目前应行动通讯时代所产生的通讯芯片(communication chip)，无不朝向高功能化、低价位化以及小尺寸化发展。换句话说，业者纷纷投入庞大的人力与物力，以期在芯片的整合设计以及材料与工艺的研究发展上有所突破，进而达到上述的目标。早期在制作各种芯片时，所采用的金属内连线均为铝连线。然而，随着产品规格的要求不断提高，铜工艺技术已逐渐成为主流，这是因为铜的电阻低，与铝连线相较，可在比较小的面积上承载比较大的电流，因此比较容易实现降低RC延迟、提高金属布线可靠度，缩小布线面积、降低功率消耗等目的。尤其是在铜工艺的相关工艺以及设备逐渐趋向成熟之后，这样的趋势更加明显。而在集成电路产品所使用的关键零组件当中，电容一直是非常重要的一种组件。在制作电容时，其材料的选择以及工艺的良窳，最后均将影响到电容组件的电容值(capacitance value)、可靠度、离散特性(dispersivebehavior)以及高频特性等，进而影响到芯片的整体表现。尤其是当电容被应用于通讯芯片时，高频的特性更是重要，因为通讯芯片事实上可被视为一高频整合芯片(radio frequency integrated chip，RF integratedchip)，通常是被应用于高频的范围，当电容组件的品质因素(qualityfactor)不够稳定时，必定会产生不预期的能量损耗(energy loss)以及噪声(noise)，使芯片的表现大打折扣。请参考图1至图5，为现有技术在芯片10上制作电容38的方法示意图。如图1所示，传统方法在芯片10上制作电容的方法是先提供芯片10，且如前所述，芯片10中的金属内连线是利用铜工艺技术所制作，由于芯片10上的结构视完成后的芯片种类的不同而有所不同，因此，在本专利技术中并不作特别的说明。另外由于铜原子的穿透性很强，铜工艺为一污染性高的工艺，所以电容通常是被制作于最上层的铜导线12之上，而铜导线12是被制作于第一介电层14之内。事实上，铜导线12以及第一介电层14是经由一化学机械研磨(CMP)工艺所同时制作完成的。接着，进行第一沉积工艺以在芯片10的表面形成一隔离层16，隔离层16为氮化硅层，且覆盖住铜导线12，用以阻隔铜导线12中的铜原子向上扩散。然后，在隔离层16的表面形成第一导电层18，第一导电层18为氮化钽层(TaN layer)或是氮化钛层(TiN layer)，且经由一溅镀(sputtering)工艺所形成。随后，在第一导电层18表面上涂布一层光致抗蚀剂(光阻)层(未显示)之后，再利用第一光罩(mask)以及第一微影(photolithography)工艺，定义出图案化的光致抗蚀剂层，用来当作下极板(bottom electrode plate)图案24。如图2所示，再进行第一蚀刻工艺，利用下极板图案24作为屏蔽，向下蚀刻第一导电层18直到隔离层16的表面，以形成电容(未显示)的下极板26。如图3所示，在去除下极板图案24之后，进行第二沉积工艺以在芯片10的表面形成第二介电层28，第二介电层28包含有氧化硅层或是氮化硅层，且覆盖住下极板26。接着在第二介电层28的表面形成第二导电层32，第二导电层32为氮化钽层或是氮化钛层，并经由另一溅镀工艺所形成。然后，在第二导电层32表面上涂布另一光致抗蚀剂层(未显示)之后，再利用第二光罩以及第二微影工艺，定义出图案化的光致抗蚀剂层，用来当作上极板(top electrode plate)图案34。如图4所示，随后进行第二蚀刻工艺，利用上极板图案34作为屏蔽，向下蚀刻第二导电层32以及第二介电层28直到第一导电层18的表面，以形成电容36的上极板38以及电容介电层42，并完成电容36的制作。如图5所示，在去除上极板图案34之后，进行第三沉积工艺以在芯片10的表面形成第三介电层44，第三介电层44覆盖住电容36。接着，进行一接触工艺，在第三介电层44之中形成第一接触插塞46以及第二接触插塞48，以利用第一接触插塞46以及第二接触插塞48分别将电容36的上极板38以及下极板26连接至第一端子52以及第二端子54。事实上，第一端子52以及第二端子54为不同的铝焊垫(Al bonding pad)，用来电连接不同的电压。然而，上述传统制作电容的方法，需要两道光罩来定义出上、下极板图案，换而言之，即需要进行两次的黄光以及蚀刻工艺，使得工艺十分冗长，并因而增加成本，有时甚至会因为步骤繁琐而造成产品优良率的下降，进而影响完成后的芯片的性能。另外，就电容本身的特性而言，当上、下极板的阻值较低时，其实对电容的特性也有帮助，所以，现有技术中仅利用氮化钽或是氮化钛来作为上、下极板的材料，并不是很好的选择。而就铜的金属内连线而言，其本身的阻值虽然足够低，但因为铜原子的扩散问题，又不太可能利用其结构体的一部分来作为极板。因此，如何能发展出一种新的制作金属-绝缘物-金属电容的方法，其不仅不需要进行两次黄光以及蚀刻工艺，又可以利用铜金属层来作为极板的一部分，制作出具有优良特性的电容，或是保留原来的两次黄光以及蚀刻工艺，却可以制作出具有其它优点，例如高电容值的电容，便成为十分重要的课题。
技术实现思路
本专利技术的主要目的在于提供一种，尤其是指一种应用于铜工艺中的金属-绝缘物-金属以解决上述问题。为达上述目的，根据本专利技术最优选的实施例所提供的，是在一半导体基底上制作至少一电容的方法，且该半导体基底的表面包含有至少一第一介电层以及设置于该第一介电层之中的至少一导电物，该方法包含有下列步骤在所述半导体基底的表面依序形成一阻障层(barrier layer)、一第二介电层以及一导电层，且阻障层与导电物直接接触；进行一蚀刻工艺以去除部分的阻障层、第二介电层以及导电层，且图案化的阻障层、第二介电层以及导电层构成电容；以及进行一接触工艺以将上述电容的导电层利用一第一接触插塞连接至一第一端子。根据本专利技术的具体实施方案，上述方法中，所述电容为金属-绝缘物-金属电容(metal-insulator-metal capacitor，MIMC)；所述导电物是利用铜工艺所形成，其被图案化的阻障层所覆盖，作为电容的下极板的一部分；且所述阻障层是用来防止导电物中的铜原子扩散，其包含有一钽层(Talayer)、一氮化钽层或是一氮化钛层；所述第二介电层包含有一氧化硅层、一氮化硅层或是一高介电常数(high k)材料层；所述导电层包含有一氮化钛层或是一氮化钽层；所述第一端子包含有一铝焊垫或是一铜导线；所述接触工艺可为单镶嵌工艺(single damascene process)或是一双镶嵌工艺(dual damascene process)。在本专利技术的方法中，在进行蚀刻工艺之后，还可以另外包含有一沉积工艺以在所述半导体基底的表面依序形成一隔离层以及一第三介电层。同时，本专利技术还提供了一种，其本文档来自技高网...

【技术保护点】
一种电容的制作方法，其是在一半导体基底上制作至少一电容的方法，且该半导体基底的表面包含有至少一第一介电层以及设置于该第一介电层之中的至少一导电物，该方法包含有下列步骤：　在所述半导体基底的表面依序形成一阻障层、一第二介电层以及一导电层，且阻障层与导电物直接接触；进行一蚀刻工艺以去除部分的阻障层、第二介电层以及导电层，且图案化的阻障层、第二介电层以及导电层构成电容；以及进行一接触工艺以将上述电容的导电层利用一第一接触插塞连接至一第一端子。

【技术特征摘要】
1.一种电容的制作方法，其是在一半导体基底上制作至少一电容的方法，且该半导体基底的表面包含有至少一第一介电层以及设置于该第一介电层之中的至少一导电物，该方法包含有下列步骤在所述半导体基底的表面依序形成一阻障层、一第二介电层以及一导电层，且阻障层与导电物直接接触；进行一蚀刻工艺以去除部分的阻障层、第二介电层以及导电层，且图案化的阻障层、第二介电层以及导电层构成电容；以及进行一接触工艺以将上述电容的导电层利用一第一接触插塞连接至一第一端子。2.如权利要求1所述的方法，其中所述电容为金属-绝缘物-金属电容。3.如权利要求1所述的方法，其中所述导电物是利用铜工艺所形成，且所述阻障层是用来防止导电物中的铜原子扩散。4.如权利要求3所述的方法，其中所述阻障层包含有一钽层、一氮化钽层或是一氮化钛层。5.如权利要求3所述的方法，其中所述导电物为所述电容的下极板的一部分。6.如权利要求5所述的方法，其中所述导电物被图案化的阻障层所覆盖，为下极板的一部分。7.如权利要求1所述的方法，其中所述第二介电层包含有一氧化硅层、一氮化硅层或是一高介电常数材料层。8.如权利要求1所述的方法，其中所述导电层包含有一氮化钛层或是一氮化钽层。9.如权利要求1所述的方法，其中在进行蚀刻工艺之后，另包含有一沉积工艺以在所述半导体基底的表面依序形成一隔离层以及一第三介电层。10.如权利要求1所述的方法，其中所述导电物被电连接至一第二端子。11.如权利要求10所述的方法，其中在进行接触工艺时同时形成一第二接触插塞，以利用该第二接触插塞将导电物连接至第二端子。12.如权利要求1所述的方法，其中所述第一端子包含有一铝焊垫或是一铜导线。13.如权利要求12所述的方法，其中所述接触工艺为一单镶嵌工艺或是一双镶嵌工艺。14.一种电容的制作方法，其是在一半导体基底上制作至少一电容的方法，且该半导体基底的表面包含有至少一第一介电层以及设置于该第一介...

【专利技术属性】
技术研发人员：高境鸿，陈立哲，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]