半导体器件及其制造方法技术

半导体衬底上边绝缘膜的布线区域上形成第１沟，电容区域上形成宽度比第１沟宽的第２沟。而且，淀积第１导体膜使其完全填埋第１沟，填埋第２沟到中途。进而，淀积电容绝缘膜使其填埋到第２沟的中途，其上淀积第２导体膜完全填埋第２沟。研磨第２导体膜、电容绝缘膜和第１导体膜的叠层膜直到绝缘膜露出，给第１沟内埋入由第１导体膜形成的布线和给第２沟内埋入由第１导体膜、电容绝缘膜和第２导体膜构成的电容。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，特别是关于具有埋入布线构造的。
技术介绍
一般地说，现有进行半导体集成电路元件间连接的金属布线，是用光刻和各向异性蚀刻法，把绝缘膜上成膜的Al等金属膜制成图形来形成。然而，因为伴随元件微细化而使布线的线条/间隔微细化，把绝缘膜埋入形成图形的布线间隔也不断困难起来。于是，现在已经采用，在绝缘膜上加工布线沟，用电镀法把Cu等埋入到该布线沟内的镶嵌法，代替现有Al布线的形成方法。并且，集成电路内需要很大容量时，也在绝缘膜上的布线区域内，进行形成由金属(M)/绝缘膜(I)/金属(M)的叠层构造而成的MIM电容器而不用现有的硅/绝缘膜/硅形成的电容器。这时，与布线同时形成MIM电容的电极是理想的。图13～图16表示与用镶嵌法的Cu布线同时形成MIM电容的工序例。作为利用这样的工序例，例如，有特开2001-36010号公报上记载的技术。如图13所示，在硅衬底1上边形成的绝缘膜2上，用各向异性蚀刻法，与布线沟3a同时在电容区域形成沟3b。而且，在图未示出的阻挡金属层形成后，用镀铜法，如图14所示与布线4a同时分别形成电容下部电极4b，分别埋入沟3a、3b内，进而层本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于包括：半导体衬底；在该半导体衬底上边形成的绝缘膜；和在将该绝缘膜上形成的接触部作为宽度宽的布线沟中，平坦地埋入的布线；上述布线，至少在上述接触部中，由第１导体膜和覆盖其上面的一部分的 第２导体膜的叠层结构构成，在上述接触部以外，仅由上述第１导体膜构成，并且，上述接触部的中央部的上述第２导体膜的上面与上述接触部以外的上述第１导体膜的上面高度相同。

【技术特征摘要】
JP 2001-9-12 276987/20011.一种半导体器件，其特征在于包括半导体衬底；在该半导体衬底上边形成的绝缘膜；和在将该绝缘膜上形成的接触部作为宽度宽的布线沟中，平坦地埋入的布线；上述布线，至少在上述接触部中，由第1导体膜和覆盖其上面的一部分的第2导体膜的叠层结构构成，在上述接触部以外，仅由上述第1导体膜构成，并且，上述接触部的中央部的上述第2导体膜的上面与上述接触部以外的上述第1导体膜的上面高度相同。2.根据权利要求1所述的半导体器件，其中与上述接触部连接的导体膜埋入的孔的直径比上述第2导体膜的宽度要小。3.根据权利要求1所述的半导体器件，其中上述接触部的上述第1导体膜剖面为凹形。4.根据权利要求1所述的半导体器件，其中上述第1导体膜是Cu膜，上述第2导体膜是从Ti、TiN、Ta、TaN、W...

【专利技术属性】
技术研发人员：秋山和隆，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]