半导体器件及其制造方法技术

一种半导体器件，其特征在于，包括：半导体芯片，其中该半导体芯片具有半导体衬底和焊接用金属层，该焊接用金属层包括在上述半导体衬底的主面上设置且形成有上述半导体衬底和肖特基结的第一金属层、设置在上述第一金属层上且以铝为主要成分的第二金属层、设置在上述第二金属层上且以钼和钛为主要成分的第三金属层、和形成在上述第三金属层上且至少包含Ｎｉ、Ｆｅ、Ｃｏ中的任意一种的第四金属层；第一框架；设置在上述焊接用金属层上、接合上述半导体芯片和上述第一框架的焊料层；以及与上述半导体芯片的背面相接合的第二框架。

【技术实现步骤摘要】

本专利技术涉及一种利用焊料将半导体芯片(以下称芯片)电连接到作为外部端子的框架上的半导体器件，并涉及其表面层叠电极结构及半导体器件的制造方法。
技术介绍
肖特基势垒二极管(SBD)和齐纳二极管等，大多在靠近金属表面处具有结(junction)。在这些半导体器件的产品组中，已存在以表面上的层叠电极夹持铝(Al)层的现有技术(专利文献1、专利文献2)。这些现有的半导体器件具有如下的问题。(1)说明现有方式的金属结构的肖特基势垒二极管(低VF-SBD及低IR-SBD)的情况。当在硅半导体衬底表面上形成肖特基金属(一般地，使用V、Ti等高熔点金属)时，与此二极管一起连续形成其保护膜(通常为与肖特基金属相同的Mo等高熔点金属等)。这是为了当从金属膜的构图工序向热处理工序(以规定的φB＝功函数来控制肖特基金属为目的来进行)进行加工时，此热处理工序时的损害不会对肖特基面造成影响，从而进行加工。接着，去除此热处理时形成的保护膜上的氧化膜，形成焊接用金属层(由Ni层和V或Ti层的两层结合材料-Ni层构成，由与组装焊料的接合材料-Au或Ag(银)层构成，由Ni氧化防止膜构成)，完成此构图后的芯片，最终使表面金属成为3层至5层的结构。然后，将芯片表背和上下框架(衬底上或带上的导电性金属)，用组装焊料进行接合而完成。此构造中，通常具有组装焊料薄的部分时，由上下框架组装时的骤热、使用方安装时的骤热、和市场环境温差带来的框架应力都容易直接施加在芯片表面，基于此原因产生的对表面结的应力，因此就会担心产生结破坏。(2)接着，说明含有浅结芯片产品(Xj＝3μm以下低压额定电压二极管等)的pn结芯片产品的情况。制造此产品时，首先，在硅半导体衬底的表面结上形成焊接用金属层(由V或Ti层构成，由与硅的结合材料-Ni层构成，由与组装焊料的结合材料-Au或Ag层构成，由Ni氧化防止膜构成)，完成此构图后的芯片，最终使表面金属成为3层结构。此后，将组装时的芯片表背和上下框架(衬底上或带上的导电性金属)，用组装焊料进行接合而完成。即使是上述结构，通常也会存在组装焊料薄的部分，当组装上下框架时的骤热、使用方安装时的骤热、和市场环境温差带来的框架应力都容易直接施加在芯片表面，基于此原因产生的对表面结的应力，就会担心产生结破坏。日本特开2000-114302号公报[专利文献2]日本特开昭63-289956号公报
技术实现思路
根据本专利技术的一种方式，提供一种半导体器件，其特征在于，包括半导体芯片，其中该半导体芯片具有半导体衬底和焊接用金属层，该焊接用金属层包括设置在上述半导体衬底主面上且形成上述半导体衬底和肖特基结的第一金属层，设置在上述第一金属层上且以铝为主要成分的第二金属层，设置在上述第二金属层上且以钼和钛为主要成分的第三金属层，和形成在上述第三金属层上且至少包含Ni、Fe、Co中的任意一种的第四金属层；第一框架；在上述焊接用金属层上设置且接合上述半导体芯片和上述第一框架的焊料层；以及与上述半导体芯片的背面相接合的第二框架。根据本专利技术的另一种方式，提供一种半导体器件，其特征在于，包括半导体芯片，其中该半导体芯片具有形成在主面的表面区域上且具有构成pn结的扩散区的半导体衬底和焊接用金属层，该焊接用金属层包括设置在上述半导体衬底的上述主面上且以铝为主要成分的第一金属层、设置在上述第一金属层上且以钼和钛为主要成分的第二金属层、以及形成在上述第二金属层上且至少包含Ni、Fe、Co中的任意一种的第三金属层；第一框架；在上述焊接用金属层上设置且接合上述半导体芯片和上述第一框架的焊料层；以及与上述半导体芯片的背面相接合的第二框架。此外，根据本专利技术的再一种方式，提供一种半导体器件的制造方法，其特征在于，包括形成层叠体的工序，该层叠体至少包含在半导体衬底主面上，形成上述半导体衬底和肖特基结的第一金属层、以铝为主要成分的第二金属层、以及以钼和钛为主要成分的第三金属层；按规定形状构图上述层叠体的工序；在上述构图的层叠体的半导体衬底主面上形成焊接用金属层的工序，该焊接用金属层至少包含Ni、Fe、Co中的任意一种；按照与上述层叠体相同的图形形状构图上述焊接用金属层的工序；切断构图上述层叠体和上述焊接用金属层的半导体衬底并形成多个上述半导体芯片的工序；以及利用在上述半导体芯片主面的上述焊接用金属层上形成的至少一层的焊料层，接合上述半导体芯片和第一框架，并且接合上述半导体芯片的背面和第二框架的工序。附图说明图1A～C是根据本专利技术的实施例1的低VF型肖特基势垒二极管的截面图及平面图和芯片的截面图。图2A～D是根据本专利技术的实施例1的从硅半导体衬底切出芯片之前的工序的截面图，说明了将作为外部端子的上框架焊接到芯片上时所使用的表面层叠电极结构的形成方法图。图3A～E是根据本专利技术的实施例2的从硅半导体衬底切出芯片之前的工序的截面图，说明了将作为外部端子的上框架焊接到芯片上时所使用的表面层叠电极结构的形成方法图。图4A～E是根据本专利技术的实施例3的从硅半导体衬底切出芯片之前的工序的截面图，说明了将作为外部端子的上框架焊接到芯片上时所使用的表面层叠电极结构的形成方法图。图5A～C是根据本专利技术的实施例4的不包含浅结芯片的双极晶体管和MOS晶体管等pn结产品的截面图和平面图以及芯片的截面图。图6A～D是根据本专利技术的实施例4的从硅半导体衬底切出芯片之前的工序的截面图，说明了将作为外部端子的上框架焊接到芯片上时所使用的表面层叠电极结构的形成方法图。具体实施例方式下面，参照实施例来说明用于实施本专利技术的最佳实施方式。(实施例1)首先，参照图1及图2来说明实施例1。图1是低VF型肖特基势垒二极管的截面图和平面图以及芯片1的截面图。此外，图2是说明将作为外部端子的上框架焊接到芯片上时所使用的表面层叠电极结构的形成方法的工序截面图。即，图2为从硅半导体衬底切出芯片之前的工序的截面图。如图1所示，芯片1由作为外部端子的上框架3及下框架5所夹持，并通过焊料层2、4与上下框架接合。并且，上下框架3、5及芯片1用环氧树脂等树脂密封体6来进行树脂密封(图1)。由上下框架3、5所夹持的芯片1，为了与上框架3焊接，而在芯片1的表面上，形成包含肖特基金属层的层叠电极结构7(图2)。在构成此实施例的半导体衬底10的各芯片之上，形成层叠电极结构，该层叠电极结构包括由V或Ti膜构成且膜厚0.1～0.3μm的肖特基金属层(第一层)11、作为肖特基金属的保护膜的膜厚0.1～0.4μm的Mo或Ti层(第二层)12、作为缓冲膜使用的保护膜的膜厚0.5～1.0μm的Al层(第三层)13、作为铝的保护膜的膜厚0.1～0.4μm的Mo层(第四层)14、作为焊接用的第一层的膜厚0.02～0.05μm的V或Ti层(第五层)15、作为焊接用的第二层的与焊料接合的接合材料的膜厚0.1～0.4μm的Ni层(第六层)16以及作为焊接用的第三层的Ni氧化防止膜的膜厚0.03～0.2μm的Au或Ag或Pt或它们的合金层(第七层)17。其中的一层是肖特基金属11，其上的三层15、16、17构成了用于与焊料接合的接合用金属层8。接着，说明图2所示的半导体器件的制造方法。首先，在由硅等构成且最终按芯片状切断的半导体衬底10上，使用现有的方法层叠V或Ti等构成的肖本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：半导体芯片，其中该半导体芯片具有半导体衬底和焊接用金属层，该焊接用金属层包括设置在上述半导体衬底主面上且形成有上述半导体衬底和肖特基结的第一金属层、设置在上述第一金属层上且以铝为主要成分的第二金属层、设置在上述第二金属层上且以钼和钛为主要成分的第三金属层、以及形成在上述第三金属层上且至少包含Ｎｉ、Ｆｅ、Ｃｏ中的任意一种的第四金属层；第一框架；在上述焊接用金属层上设置并接合上述半导体芯片和上述第一框架的焊料层；以及与上述半导体芯片的背面相接合的第二框架。

【技术特征摘要】
JP 2004-7-9 202989/20041.一种半导体器件，其特征在于，包括半导体芯片，其中该半导体芯片具有半导体衬底和焊接用金属层，该焊接用金属层包括设置在上述半导体衬底主面上且形成有上述半导体衬底和肖特基结的第一金属层、设置在上述第一金属层上且以铝为主要成分的第二金属层、设置在上述第二金属层上且以钼和钛为主要成分的第三金属层、以及形成在上述第三金属层上且至少包含Ni、Fe、Co中的任意一种的第四金属层；第一框架；在上述焊接用金属层上设置并接合上述半导体芯片和上述第一框架的焊料层；以及与上述半导体芯片的背面相接合的第二框架。2.根据权利要求1中所述的半导体器件，其特征在于，在上述第一金属层和上述第二金属层之间，设置以钼或钛为主要成分的第五金属层。3.根据权利要求1中所述的半导体器件，其特征在于，上述第一金属层以钒或钛为主要成分。4.根据权利要求1中所述的半导体器件，其特征在于，在上述第三金属层和上述第四金属层之间，设置以钒或钛为主要成分的第六金属层。5.根据权利要求1中所述的半导体器件，其特征在于，上述第二金属层所具有的厚度大于等于邻接的金属层的膜厚。6.根据权利要求1中所述的半导体器件，其特征在于，上述第二金属层所具有的厚度大于等于邻接的金属层的膜厚的2倍。7.根据权利要求1中所述的半导体器件，其特征在于，在上述第四金属层之上，设置以金、银、铂或它们的合金为主要成分的第七金属层。8.根据权利要求1中所述的半导体器件，其特征在于，上述半导体衬底由硅构成。9.根据权利要求1中所述的半导体器件，其特征在于，上述半导体芯片为肖特基势垒二极管。10.一种半导体器件，其特征在于，包括半导体芯片，其中该半导体芯片具有形成在主面的表面区域上且具有构成pn结的扩散区的半导体衬底和焊接用金属层，该焊接用金属层包括设置在上述半导体衬底的上述主面上且以铝为主要成分的第一金属层、设置在上述第一金属层上且以钼和钛为主要成分的第二金属层、以及形成在上述第二金属层上且至少包含Ni、Fe、Co中的任意一种的第三金属层；第...

【专利技术属性】
技术研发人员：渡边充，福井哲也，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]