即便是在多层结构的半导体叠层微型组件中，通过抑制从半导体元件的发热来抑制叠层衬底的发热。本发明专利技术的半导体叠层微型组件（１），是搭载了半导体元件（２）的第１树脂衬底（３）和薄膜部件（５）交替叠层的半导体叠层微型组件，包括设置在上述薄膜部件（５）中最上层之上的，比第１树脂衬底（３）及薄膜部件（５）放热性高的刚性板（８），和贯通第１树脂衬底（３）及薄膜部件（５），与刚性板（８）接触贯通式埋入的第３埋入导体（１４）。由此，可以将半导体元件（２）的发热，通过第３埋入导体（１４）和刚性板（８）发散到外部。
【技术实现步骤摘要】
本专利技术，涉及一种搭载了半导体元件的树脂衬底和薄膜部件相互交替叠层所构成的立体多层构成的。
技术介绍
迄今为止，伴随着手机或数码相机等各种电子装置的小型化及高性能化的要求，提出了电子部件，特别是将复数个半导体元件叠层整体化的多层构造的半导体叠层微型组件的方案。例如，为实现半导体叠层微型组件的高密度化和薄型化，提出了交替沉积实际安装半导体元件的电路衬底和层间部件，加热加压的半导体叠层微型组件的方案(参见专利文件1)。具体地讲，将预先实际安装了半导体元件电路衬底和具有可以收纳半导体元件的开口部的层间材料通过粘结剂交替沉积，通过将该沉积体加热加压，使半导体元件埋入层间部材的开口部内，通过形成在层间部材的导体接线柱进行半导体元件之间的电连接。该构造中，因为可以求得半导体元件之间距离的缩短，就可以降低因布线电阻或电感引起的不合。其结果，该半导体叠层微型组件中，可以高速无迟延地传递电信号，谋得配线衬底的高密度化、高机能化及薄型化。这样的发展中，近年开发了研磨半导体元件使其变薄的技术和将该薄半导体元件有效地实际安装到衬底上的技术，出现多层叠层时的叠层数更增加的倾向。还有，例如半导体储存器中，伴随着储存容量的增加，晶片面积也在增大。还有，以储存器为主的半导体叠层微型组件中，例如DRAM和SARM的混合安装或DRAM和闪光储存器的混合安装，再有，控制它们的半导体元件也被要求安装。在这样的半导体叠层微型组件构成的情况下，连接在主印刷电路板的接线柱也大幅度增加。这样，随着小型·多层叠层化，高密度实际安装，再有搭载晶片的多种混合装载及大型化的进展，由晶片的发热容量对衬底的热应力或热阻急剧增加。由此，由热应力引起的衬底的弯曲使实际安装精度恶化，由热阻引起的信号传递精度的恶化就不能再无视，半导体叠层微型组件的发热防止及放热成为重要的课题。到现在为止，做为半导体实际安装衬底的发热抑制及放热对策，在衬底的背面安装了放热器或散热片等冷却部件，将传热用的金属媒体与冷却部件接触的实际安装方法的专利提出了许多申请(如专利文献2)。(专利文献1)日本特开平15-218273号公报(专利文献2)日本特开平09-321188号公报(专利技术所要解决的课题)然而，上述的以前方法，任何一项都是在将半导体组件安装成组合制品的时候在母板上安装冷却部件，当半导体元件多层叠层实际安装衬底的各层安装同样的冷却部件的情况下，无法免除随着部件点数的增加的成本增加或半导体叠层微型组件的厚度大幅度地增加。还有，将多层叠层式半导体叠层微型组件如上述的以前的方法，只在母板上安装冷却部件的2次实际安装的话，因冷却从半导体叠层微型组件的最下层到最上层需要时间，无法避免半导体叠层微型组件整体的放热效率的降低。
技术实现思路
本专利技术，是以即便是在多层结构的半导体叠层微型组件中，通过抑制从半导体元件的发热来抑制叠层衬底的发热，防止衬底的弯曲，降低热阻，更可谋得衬底的长寿命化为目的。(解决课题的方法)本专利技术的半导体叠层微型组件，是搭载了半导体元件的树脂衬底与薄膜部件交替叠层的半导体叠层微型组件，是以包括设置在上述薄膜部件中最上层之上的，比上述树脂衬底及上述薄膜部件放热性高的电绝缘性刚体，和，贯通上述树脂衬底及上述薄膜部件，与上述电绝缘性刚体接触贯通式埋入的导体为特征的。通过制成这样的构成，将多层构成的半导体叠层微型组件实际安装到母板后使其动作时，从半导体元件的发热，通过贯通式埋入导体及电绝缘性刚体的传播散发到大气中。由此，与以前的半导体叠层微型组件相比，在非常短的时间放热成为可能。还有，本专利技术的构成，是在以前的半导体叠层微型组件上，只是追加了贯通式埋入导体及电绝缘性刚体板这样非常简单的构成，可以抑制部件成本及制造成本，薄型化及小型化的实现也成为可能。再有，叠层后加热和加压时，因是介于热传导率高的电绝缘性刚体进行的，所以对于树脂衬底或薄膜部件也可以在较均匀的温度分布下传热。还有，上述构成中，上述树脂衬底，具有设置了与上述半导体元件连接的接线柱电极的实际安装区域，和上述实际安装区域外侧的外围区域，在位于上述树脂衬底中上述外围区域部分上，还设置了贯通上述树脂衬底的第1埋入导体，和电连接上述接线柱电极与上述第1埋入导体的布线图案，上述薄膜部件，还包括比上述半导体元件厚，比上述实际安装区域宽的开口区域的树脂芯(core)，上述树脂芯中，在与上述接线柱电极对应的位置(从平面上看一致的位置)埋入由埋入导电性树脂形成的复数个第2埋入导体亦可。通过制成这样的构成，在树脂衬底上搭载半导体元件后，通过使用设置在树脂衬底表面上的布线图案可以进行必要的电检查或预烧(burn in)试验，因此，可以在确认该半导体元件为正品后再进行叠层化。还有，上述构成中，上述树脂衬底的上述接线柱电极和上述薄膜部件的上述第2埋入导体相互合位的状态下，上述树脂衬底和上述薄膜部件交替粘结叠层，上述贯通式埋入导体，最好的是从上述薄膜部件中最上层到上述树脂衬底中最下层贯通。还有，上述构成中，最好的是通过加压上述第2埋入导体及上述贯通式埋入导体是可能压缩变形的，且，通过加压上述贯通式埋入导体与上述电绝缘性刚体可能接触。还有，上述构成中，上述树脂衬底中的最下层，在实际安装上述半导体元件的面的相反面上，设置为上述半导体元件与外部器件连接的复数个外部连接接线柱亦可。这种情况下，母板上可以使用凸起或焊锡球实际安装半导体叠层微型组件。且，做为外部连接接线柱而形成的凸起或焊锡球，既可以形成在树脂衬底的全表面上，也可以集中形成在一定区域。还有，上述构成中，上述薄膜部件，形成在上述树脂芯的两面，还有显示因加热软化粘结性质的粘结层，上述第2埋入导体，设置为比上述树脂芯的两面更向上下突出的形状，最好的是贯通上述粘结层。还有，上述构成中，上述树脂衬底和上述薄膜部件之间，夹有比上述薄膜部件热传导率高的薄板状媒体，上述薄板状媒体中，设置有对应于上述第2埋入导体位置的比上述第2埋入导体直径大的孔部亦可。特别是，通过将石墨膜那样的平面方向热传导性高薄板状媒体粘结在树脂衬底下表面，通过接线柱等将从半导体元件传向树脂衬底的热量，可以快速地传给贯通式埋入导体。其结果，能够将从半导体元件的发热尽快地散发到外部。还有，在上述构成中，薄膜部件的开口部内的树脂芯的厚度至少比半导体元件的厚度大。为此，粘结叠层后的树脂衬底上实际安装了的半导体元件上端面和上层树脂衬底下表面之间产生间隙，动作时半导体元件的发热通过连接接线柱只传给树脂衬底。然而，上述开口区域实际上与上述半导体元件具有相同厚度，上述开口区域内的上述树脂芯中设置复数个热传导性高的埋入导体亦可。这种情况下，使薄膜部件成为与半导体元件表面接触的弹性变形的构成亦可。或者是，在上述构成中的开口区域，将加热·加压时与半导体元件的上端面以弹性变形的方式接触的热传导性高弹性部件，自上层树脂衬底至薄板状媒体下表面粘结的构造亦可。通过这样的构造，加上衬底的热传导，促进从半导体元件的实际安装面的热传导成为可能，所以，能够更快地将半导体元件的发热发散到外部。再有，上述构成中，将上述第1埋入导体及上述第2埋入导体的排列间距，随着接近半导体元件设定为窄间距亦可。这种情况下，当半导体元件动作时经过接线柱等传给树脂衬底的热，通过从半导体元件近旁开始本文档来自技高网...
【技术保护点】
一种半导体叠层微型组件，是搭载了半导体元件的树脂衬底与薄膜部件交替叠层而成的半导体叠层微型组件，其特征为：包括：电绝缘性刚体，设置在上述薄膜部件中最上层的位置之上，比上述树脂衬底及上述薄膜部件的放热性高，和贯通式埋入 导体，贯通上述树脂衬底及上述薄膜部件，与上述电绝缘性刚体接触。
【技术特征摘要】
JP 2004-12-8 2004-3555391.一种半导体叠层微型组件，是搭载了半导体元件的树脂衬底与薄膜部件交替叠层而成的半导体叠层微型组件，其特征为包括电绝缘性刚体，设置在上述薄膜部件中最上层的位置之上，比上述树脂衬底及上述薄膜部件的放热性高，和贯通式埋入导体，贯通上述树脂衬底及上述薄膜部件，与上述电绝缘性刚体接触。2.根据权利要求1所述的半导体叠层微型组件，其特征为上述树脂衬底，具有设置了与上述半导体元件连接的接线柱电极的实际安装区域，和上述实际安装区域外侧的外围区域，在上述树脂衬底中位于上述外围区域的部分上，还设置了贯通上述树脂衬底的第1埋入导体，和电连接上述接线柱电极与上述第1埋入导体的布线图案，上述薄膜部件，还包括具有比上述半导体元件厚，比上述实际安装区域宽的开口区域的树脂芯，在上述树脂芯中，设置有向对应于上述接线柱电极的位置埋入了由导电性树脂形成的复数个第2埋入导体。3.根据权利要求2所述的半导体叠层微型组件，其特征为在上述树脂衬底的上述接线柱电极和上述薄膜部件的上述第2埋入导体相互合位的状态下，将上述树脂衬底和上述薄膜部件交替粘结叠层，上述贯通式埋入导体，从上述薄膜部件中的位于最上层的位置贯通到上述树脂衬底中的位于最下层的位置。4.根据权利要求2所述的半导体叠层微型组件，其特征为通过加压，上述第2埋入导体及上述贯通式埋入导体是可能压缩变形的，且，通过加压，上述贯通式埋入导体与上述电绝缘性刚体可能接触。5.根据权利要求2所述的半导体叠层微型组件，其特征为在上述树脂衬底中的最下层中，在与实际安装上述半导体元件的一面相反一侧的面上，设置有用以连接上述半导体元件与外部器件的复数个外部连接接线柱。6...
【专利技术属性】
技术研发人员：石川敬人，佐藤元昭，福田敏行，川端毅，品川雅俊，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。