半导体器件的制造方法技术

一种半导体器件制造方法，包括以下步骤：在衬底的顶面处形成薄膜；抛光所述衬底的背面；以及在抛光所述背面后，抛光形成在所述衬底的所述顶面处的所述薄膜。

【技术实现步骤摘要】

本专利技术通常涉及制造半导体器件的方法，更具体地说，涉及一种需要薄膜抛光工艺的。
技术介绍
近年来，新开发了先进微加工技术以满足超大规模集成(ULSI)半导体电路器件的增大的集成密度和较高性能的需要。具体地说，为了获得LSI芯片的高速性能，最近进行了尝试以将电布线材料从常规采用的铝(Al)合金替换为低电阻率的铜(Cu)或Cu合金(下文中合称为“Cu”)。从通过常用于形成Al合金布线的干法蚀刻技术难以微加工Cu的事实来看，多数情况下通过以下步骤利用所谓的镶嵌方法形成掩埋或“嵌入”片上引线，即在其中限定有沟槽状的槽的绝缘膜上沉积Cu膜，然后通过化学机械抛光(CMP)技术去除Cu膜的除了槽掩埋的膜部分外的选定部分。典型地，Cu膜为在通过溅射方法形成薄籽晶层后对薄籽晶层进行电解镀敷从而形成具有几百nm厚度的多层膜。在形成多层Cu布线图形的情况下，可采用另一种方法，用于形成具有所谓的“双镶嵌”结构的布线。该方法包括以下步骤在其下层布线上沉积绝缘或介电膜，在膜中限定用于上层布线的称为“过孔”的特定开口和槽(布线槽)，将选定的布线材料例如Cu的膜同时掩埋在过孔和沟槽中，以及通过CMP去除不必要的覆盖在上方的Cu部分从而使膜表面平坦化，结果形成预期的掩埋布线。最近，进行了将低介电常数的特定绝缘材料的膜，即被称为低介电常数k或“低k”膜用作层间介电(ILD)膜的研究。更具体地说，通过利用其相对介电常数k小于等于3.5的低k膜，进行降低布线之间的寄生电容的尝试，其中该相对介电常数k低于氧化硅膜(SiO2膜)的例如约4.2的相对介电常数。不幸地，为了获得这样的超低介电率，低k膜在许多情况下具有多孔结构，导致物理或机械强度降低。因此，在化学机械抛光(CMP)Cu膜期间，附着到半导体衬底的底面或背面的颗粒可以剥落或被“释放”，从而移动到衬底的顶面上。如果是这种情况，颗粒充当发生Cu膜剥离和/或刮痕缺陷的起始点。一旦这样的缺陷产生，不再可能形成高质量的电互连布线。在目前可用的半导体器件制造工艺中，在除Cu布线形成步骤外的不同阶段，包括但不限于形成窄沟隔离(STI)结构、在产生的器件上或上方形成绝缘膜、以及在绝缘体膜中限定层间连接柱或“塞栓”，对半导体衬底进行CMP。当进行这些CMP工艺时，如果污染物颗粒附着到衬底的背面，那么在以上述方法处理过的膜中处可发生膜剥离和擦伤。随着超大规模集成(ULSI)芯片的集成度和性能的提高，片上布线的最小特征尺寸降低至小于等于90纳米(nm)的量级。该布线宽度收缩使得很好地控制布线的尺寸大小更难。类似地，在形成位于布线下面的片上电路元件时，尺寸控制的难度也明显增加。光刻工艺中的曝光尺寸的精度很大程度地影响该布线尺寸的精度。因此，为了获得足够大的预期的聚焦深度以实现成功曝光，需要彻底去除在曝光设备的半导体衬底支撑平台或工作台上的任何残余污染物颗粒。然而，仍然有颗粒附着到半导体衬底的背面。由于这些颗粒的存在，在用卡盘夹住衬底的情况下，可产生卡盘误差。这使得在平台上不可能进行卡盘夹持。在最坏的情况下，几乎不能进行任何预期的曝光。避免由于附着到半导体衬底背面的残余污染物产生的问题的现有已知方法包括(例如在JP-A-2000-150640中公开的)这样的技术，用于在制造多层布线图形期间去除在半导体衬底背面上存在的金属污染物的技术，其包括以下步骤在衬底背面上形成阻挡膜，以及在形成多层布线后通过CMP选择性地去除阻挡膜，从而防止这些金属污染物随后扩散到衬底中。在JP-A-2004-288870中发现了另一种技术，其用于在形成多层布线后通过化学溶液清洗并去除阻挡膜和金属污染物，从而防止金属污染物随后向外扩散到衬底中。然而，这些技术不能提供在例如形成多层布线时在基于CMP的工艺期间对附着到半导体衬底背面的这些残余颗粒的成功去除的补救措施，以及因为这个原因，这些技术不能提供例如发生膜剥离和刮痕缺陷的问题的解决方法。
技术实现思路
根据本专利技术的一个方面，提供了一种制造半导体器件的方法，包括以下步骤在衬底的顶面处形成薄膜；抛光所述衬底的背面；以及在抛光所述背面后，抛光形成在所述衬底的所述顶面处的所述薄膜。根据本专利技术的另一个方面，提供了一种制造半导体器件的方法，包括以下步骤在衬底的背面上或上方形成扩散防止膜；采用导电材料在所述衬底的顶面处形成导电材料膜，其中通过所述扩散防止膜防止所述导电材料膜的扩散；在形成所述导电材料膜后，通过采用其中包含树脂颗粒和胶体二氧化硅中的任何一种的抛光液，抛光形成在所述衬底的所述背面处的所述扩散防止膜；以及在抛光所述扩散防止膜后，抛光形成在所述衬底的所述顶面处的所述导电材料膜。附图说明图1是示出了根据本专利技术的实施例1中的半导体器件制造方法的主要工艺步骤的流程图；图2A至图2D示出了以与图1的流程图对应的方式进行的一些步骤的截面图；图3A至图3C示出了以与图1的流程图对应的方式进行的一些步骤的截面图；图4A-4C以及图5A-5B是示出了以根据图1的流程图的方式进行的一些其它步骤的工艺截面图；图6示意性示出了化学机械抛光(CMP)装置的抛光台结构的透视图；图7示出了图6的CMP台结构的平面图，用以说明CMP装置的操作；图8是图6中示出的CMP台结构的主要部分的截面图；图9是清洗装置的示范性结构的图示表示；图10是图9中示出的清洗装置的截面图；图11示出了另一清洗装置的结构的透视图；图12以表格形式示出了多个测试样品关于在抛光处理后这些样品是否具有膜剥离和刮痕缺陷的评价结果；图13是示出关于样品的卡盘误差频率和引线成品率的评价结果的表；图14是示出了实施例2中的半导体器件制造方法的主要工艺步骤的流程图；图15A-15C、图16A-16C以及图17A-17C示出了以与图14的流程图对应的方式进行的一些主要工艺步骤的截面图；图18是示出了实施例3中的半导体器件制造方法的主要工艺步骤的流程图；以及图19A-19D以及20A-20B示出了以与图18的流程图对应的方式进行这些步骤的截面图。具体实施例方式实施例1下面将说明根据实施例1的半导体器件制造方法，其包括形成由导电材料例如铜(Cu)构成的电互连布线的步骤。下面参考一些附图说明实施例1。图1是示出了实施例1中的半导体器件制造方法的主要工艺步骤的流程图。如图中所示，该实施例进行了以下一系列工艺扩散防止膜形成步骤S102，形成扩散防止膜的薄膜；SiO2膜形成步骤S104，形成SiO2薄膜；钨膜形成步骤S106，形成钨(W)薄膜；底层膜形成步骤S108，形成底层薄膜；“低k膜”形成步骤S110，形成低介电常数k的薄膜，即由低介电常数的绝缘膜构成的低k膜；帽膜形成步骤S112，形成帽膜的薄膜；开口形成步骤S114，形成开口例如过孔；阻挡金属膜形成步骤S116，形成用作阻挡金属膜的导电材料膜；籽晶膜形成步骤S118；金属镀敷步骤S120；背面抛光步骤S122；以及顶面抛光步骤S124。图2A至2D示出了以与图1的流程图对应的方式进行的一些工艺步骤-更具体地说，从图1中的扩散防止膜形成步骤S102到底层膜形成步骤S108-的截面图。稍后将说明其后的步骤。如图2A所示，在图1的扩散防止膜形成步骤S102中，在半导体衬底200的包括其顶面和底面或背面的整个表面上沉本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括以下步骤：在衬底的顶面处形成薄膜；抛光所述衬底的背面；以及在抛光所述背面后，抛光形成在所述衬底的所述顶面处的所述薄膜。

【技术特征摘要】
JP 2005-6-22 181772/20051.一种制造半导体器件的方法，包括以下步骤在衬底的顶面处形成薄膜；抛光所述衬底的背面；以及在抛光所述背面后，抛光形成在所述衬底的所述顶面处的所述薄膜。2.根据权利要求1的方法，其中通过采用其中包含树脂颗粒的抛光液对所述衬底的所述背面进行抛光。3.根据权利要求2的方法，其中采用的所述树脂颗粒在其表面处具有官能团。4.根据权利要求1的方法，其中通过采用其中包含表面活化剂的抛光液对所述衬底的所述背面进行抛光。5.根据权利要求1的方法，其中通过采用其中包含树脂颗粒和表面活化剂的抛光液对所述衬底的所述背面进行抛光。6.根据权利要求1的方法，其中所述薄膜由用作电互相布线的导电材料构成。7.根据权利要求6的方法，其中为了防止所述导电材料的扩散，所述衬底在其所述背面上具有扩散防止膜，以及其中在抛光所述衬底的所述背面期间抛光所述扩散防止膜。8.根据权利要求1的方法，其中所述薄膜由用作塞栓的材料构成，所述塞栓将所述半导体器件的器件部分和布线部分连接在一起。9.根据权利要求8的方法，其中在所述衬底的所述背面处形成第二薄膜，以及其中在抛光所述衬底的所述背面期间抛光所述第二薄膜。10.根据权利要求8的方法，其中在抛光所述衬底的所述背面期间抛光所述衬底材料。11.根据权利要求1的方法，其中所述薄膜由用于元件隔离的绝缘材料构成。12.根据权利要求11的方法...

【专利技术属性】
技术研发人员：福岛大，南幅学，矢野博之，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]