半导体装置制造方法及图纸

提供一种减少多个功能块间的信号干涉的半导体装置。在具有ＣＳＰ结构的半导体装置（１００）中，在半导体基板（４０）上形成包含多个功能块的集成电路。多个外部电极（２０）根据所连接的功能块被分类成多个外部电极群（２１０）、（２２０），并且，以被分类的每个外部电极群的方式分成多个区域配置。在多个区域的交界区域敷设有与低阻抗的外部电极（２０ａ）、（２０ｂ）、（２０ｃ）连接的再布线（３０ａ）、（３０ｂ）、（３０ｃ）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体装置，特别是涉及利用再布线的半导体装置。
技术介绍
伴随着近年来的移动电话、PDA(Personal Digital Assistance)等的信息终端设备的小型化，对于内部所使用的LSI等的半导体装置的小型化的要求正在提高。在这样的状况下，被称为BGA(Ball Grid Array)结构的安装技术正受到关注。所谓BGA结构，不是如以往的QFP(Quad Flat Package)结构那样由引线框与基板连接，而是利用被称为焊料突起或者焊料球的设置在半导体装置的表面的端子与基板连接。根据这种BGA结构，能够在半导体装置的整个表面具有与外部连接的端子，由于不需要部件周围的引线框，所以能够大幅度地削减安装面积。利用这样的BGA结构，开发出了被称为CSP(Chip Size Package)技术的半导体芯片的面积与安装面积成为相同程度的封装技术。另外，也已开发出了在半导体芯片上不通过基板而直接形成焊料突起的称为WL-CSP(WaferLevel CSP)的技术，促进了半导体装置的小型化(专利文献1)。适用这样的CSP技术的半导体装置，如专利文献1的图1所示，多数情况下是在半导体装置的表面规则地配置由焊料突起形成的外部连接端子，并与印刷基板连接。另一方面，在半导体基板上形成半导体集成电路，用于进行信号的输入输出的电极焊盘与QFP结构的情况相同，多是配置在半导体集成电路的外周部。形成在该半导体集成电路上的外周部的电极焊盘通过再布线层引到规则地配置的焊料突起的位置进行电连接。专利文献1特开2003-297961号公报在适用CSP技术的半导体装置中，能够减小安装面积，但相反，各端子间的距离变得接近。特别是在WL-CSP技术中，由于利用再布线将信号从半导体芯片表面的电极引到突起的位置，并由被称为接线柱的电极部分与突起连接，所以各电极间的寄生电容的存在不能忽略，各电极端子间的串扰或噪声的引入等成为问题。
技术实现思路
本专利技术是鉴于这样的课题而形成的，其目的在于提供一种减少多个功能块间的信号干涉的半导体装置。为了解决上述课题，本专利技术的一种方式的半导体装置，其具有半导体基板，其形成包含多个功能块的集成电路；以及多个外部电极，其通过再布线与设置在所述集成电路上的多个电极焊盘连接而成为与外部电路的连接端子。多个外部电极根据所连接的功能块被分类成多个外部电极群，并且，以被分类的每个外部电极群的方式分成多个区域而配置。在多个区域的交界区域敷设与低阻抗的外部电极连接的再布线。所谓“设置在集成电路上的多个电极焊盘”是指为了对构成集成电路的电路元件供给信号、引出信号或者接地等而设置的电极焊盘。另外，所谓“外部电极”是指焊料突起、焊料球或者接线柱等作为与外部电路的连接端子起作用的电极。根据这种方式，在集成电路中，通过将不希望有信号干涉的多个功能块分成多个区域形成，进而将与各自的功能块连接的外部电极分成多个区域配置，并将外部电极彼此利用成为低阻抗的再布线进行电阻断，能够减少由再布线分开的多个区域间的信号干涉。可以是在多个功能块中，至少一个功能块是处理小信号的小信号电路。另外，也可以是在多个功能块中，其它的功能块是处理大信号的大信号电路。所谓处理小信号的小信号电路是指例如进行数字信号处理的电路、或模拟控制电路等，所谓处理大信号的大信号电路是指包含功率晶体管的处理大电流或高电压的电路，但小信号电路和大信号电路也可以用信号电平的相对关系区分。也可以是与低阻抗的外部电极连接的再布线是与外部接地端子连接的接地线或与电源电压端子连接的电源线。在把与敷设在多个区域的交界区域的低阻抗的外部电极连接的再布线作为接地线的情况下，由于信号在外部的接地端子放出，所以能够减少多个区域间的信号干涉。另外，通过把该再布线作为电源线，由于能够通过与外部连接的旁路电容器等放出信号，所以能够减少多个区域间的信号干涉。优选地该再布线在工艺规则允许的范围内粗地形成。与低阻抗的外部电极连接的再布线可以是多条，并相互邻接地敷设。通过利用多条再布线分隔成多个区域，能够更适当地减少信号干涉。与低阻抗的外部电极连接的多条再布线中的两条可以是接地线和电源线、接地线和接地线或者电源线和电源线中的任何一种组合。与低阻抗的外部电极连接的再布线，可以按照接地线、电源线、接地线的三条的顺序邻接地敷设。与低阻抗的外部电极连接的再布线可以由其两端与低阻抗的外部电极连接。通过在作为屏蔽布线起作用的再布线的两端连接电源电压端子或接地端子等，能够降低再布线的阻抗而使电位稳定，从而能够更适当地减少多个区域间的信号干涉。另外，在方法、装置、系统等之间相互置换以上的构成要素的任意的组合、本专利技术的构成要素或表现，作为本专利技术的方式是有效的。通过本专利技术的半导体装置能够减少与不同的功能块连接的外部电极之间的信号干涉。附图说明图1是从电极焊盘侧看到的本专利技术的实施例的半导体装置的图；图2是图1的2-2线剖面图；图3是表示形成在半导体基板上的半导体集成电路的配置的图；图4是表示实施例的半导体装置的变形例的图；图5是表示实施例的半导体装置的另一变形例的图；标记说明10电极焊盘；20外部电极；30再布线；40半导体基板；42保护膜；48接线柱；50密封树脂；100半导体装置；210第一外部电极群；220第二外部电极群；300半导体集成电路；310小信号电路；320大信号电路。具体实施例方式图1是从电极焊盘侧看到的本专利技术的实施例的半导体装置的图。半导体装置100有CSP结构，在同一图中表示出为进行与外部电路的信号的输入输出而在半导体基板40上设置的多个电极焊盘10、由焊料突起形成的外部电极20、再布线30。在以后的图中对相同的构成要素附以相同的符号，省略适当的说明。外部电极20在半导体装置的表面成矩阵状配置。另外，电极焊盘10在半导体基板40的最外周包围集成电路而配置。外部电极20和电极焊盘10通过再布线30连接。图2是图1的2-2线剖面图。该半导体装置100具有在半导体基板40上直接形成与外部连接的电极的WL-CSP结构。半导体装置100包括半导体基板40、用于钝化的保护膜42、电极焊盘10、再布线30、接线柱48、外部电极20、密封树脂50。在半导体基板40的上面形成包含晶体管、电阻等电路元件的半导体集成电路，设置信号输入输出用的电极焊盘10。电极焊盘10通常由铝等材料形成。保护膜42是氮化硅膜等，使电极焊盘10的上部开口地形成。再布线30由铜、铝、金等形成，其将信号从电极焊盘10引到成为最终的外部引出电极的形成位置的外部电极20的位置，并与接线柱48连接。柱状的接线柱48由金或铜等形成，将外部电极20和再布线30电连接。另外，也可以在保护膜42上层进一步利用氧化膜或聚酰亚胺等的树脂膜形成绝缘层，并在其上部形成再布线30图3是表示在半导体基板40上形成的半导体集成电路300的配置的图。如该图所示，半导体集成电路300作为多个功能块包含小信号电路310和大信号电路320。由于在小信号电路310与大信号电路320之间产生的信号干涉成为电路的误操作或使由半导体集成电路300生成的信号的精度变差的原因，所以小信号电路310和大信号电路320分成两个区域形成。例如，小信号电路310包含为了生成基准电压或定电流所使本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具有：半导体基板，其形成包含多个功能块的集成电路；以及多个外部电极，其通过再布线与设置在所述集成电路上的多个电极焊盘连接而成为与外部电路的连接端子，其中，所述多个外部电极根据所连接的功能块被分类成多个外部电极群，并且，以被分类的每个外部电极群的方式分成多个区域而配置，在所述多个区域的交界区域敷设与低阻抗的外部电极连接的再布线。

【技术特征摘要】
【国外来华专利技术】JP 2004-12-3 350882/20041.一种半导体装置，其特征在于，具有半导体基板，其形成包含多个功能块的集成电路；以及多个外部电极，其通过再布线与设置在所述集成电路上的多个电极焊盘连接而成为与外部电路的连接端子，其中，所述多个外部电极根据所连接的功能块被分类成多个外部电极群，并且，以被分类的每个外部电极群的方式分成多个区域而配置，在所述多个区域的交界区域敷设与低阻抗的外部电极连接的再布线。2.如权利要求1所述的半导体装置，其特征在于，在所述多个功能块之中，至少一个功能块是处理小信号的小信号电路。3.如权利要求1或2所述的半导体装置，其特征在于，与所述低阻抗的外部电极连接的再布线是与外部接地端子...

【专利技术属性】
技术研发人员：岩田悠贵，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[日本]