在衬底上集成SiGe NPN和垂直PNP器件的方法及相关结构技术

根据一个示范性实施例，一种在衬底上形成ＮＰＮ和垂直ＰＮＰ器件的方法包括在所述衬底的ＮＰＮ区和ＰＮＰ区上方形成绝缘层。该方法还包括在所述绝缘层上形成缓冲层以及在所述ＮＰＮ区中的所述缓冲层和所述绝缘层中形成开口，其中所述开口露出所述衬底。该方法还包括在所述缓冲层上以及在所述ＮＰＮ区中的所述开口中形成半导体层，其中所述半导体层具有位于所述开口中的第一部分和位于所述ＰＮＰ区中的所述缓冲层上的第二部分。所述半导体层的所述第一部分形成所述ＮＰＮ器件的单晶基极，并且所述半导体层的所述第二部分形成所述垂直ＰＮＰ器件的多晶发射极。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体器件的制造领域。更具体地，本专利技术涉及形成双极型晶体管。
技术介绍
对更高性能模拟电路例如高速、低噪声放大器的日益增加的需求推动了在互补双极型技术方面的持续改进。在互补双极型技术中，可以在互补双极型工艺中将PNP和NPN器件集成在半导体管芯的同一衬底上。然而，半导体制造商面临这样的挑战，以提供一种有效地集成更高性能的PNP和NPN器件的互补双极型工艺。在一种方法中，在互补双极型工艺中横向PNP器件已与硅-锗(“SiGe”)NPN器件集成。然而，在横向PNP实施时，很难控制由两个掩模边缘所限定的PNP器件的基极宽度，这消极地影响了横向PNP器件的性能。与横向PNP器件相比，垂直PNP器件具有由基极注入深度限定的基极宽度，这比用于限定横向PNP器件中的基极宽度的掩模边缘对准更容易控制。结果，垂直PNP器件中的基极可以制作成比横向PNP器件中的基极窄，这能够使垂直PNP器件具有比横向PNP器件大的电流。例如，垂直PNP器件可以获得在约50至约100之间的电流增益，而横向PNP器件仅可获得约15的电流增益。从而，为了获得提高的性能，希望提供一种集成NPN器件例如SiGeNPN器件和垂直PNP器件的互补工艺。然而，在互补双极型工艺中，垂直PNP器件和NPN器件例如SiGe NPN器件的集成不希望地增加了工艺复杂性和制造成本。因此，现有技术需要一种互补双极型工艺，用于有效地集成垂直PNP器件和NPN器件例如SiGe NPN，而不会不希望地增加工艺复杂性和制造成本。
技术实现思路
本专利技术旨在一种在衬底上集成SiGe NPN和垂直PNP器件的方法及相关结构。本专利技术致力于并解决现有技术对互补双极型工艺的需要，用于有效地集成垂直PNP器件和NPN器件例如SiGe NPN，而不会不希望地增加工艺复杂性和制造成本。根据一个示范性实施例，一种在衬底上形成NPN器件和垂直PNP器件的方法包括如下一步骤在所述衬底的NPN区和PNP区上方形成绝缘层。例如，所述绝缘层可以包括TEOS氧化物。该方法还包括在所述PNP区中的所述绝缘层中形成发射极窗口开口。该方法还包括在所述绝缘层上形成缓冲层。例如，所述缓冲层可以是非晶硅。该方法还包括在所述NPN区中的所述缓冲层和所述绝缘层中形成开口，其中所述开口露出所述衬底。根据该示范性实施例，该方法还包括在所述缓冲层上以及在所述NPN区中的所述开口中形成半导体层，其中所述半导体层具有位于所述NPN区中的所述开口中的第一部分和位于所述PNP区中的所述缓冲层上的第二部分。所述半导体层可以包括硅-锗。所述半导体层的所述第一部分形成所述NPN器件的单晶基极，并且所述半导体层的所述第二部分形成所述垂直PNP器件的多晶发射极。该方法还包括在所述单晶基极上方形成所述NPN器件的发射极。该方法还包括如下步骤在所述半导体层中形成所述NPN器件的非本征基极区，以及同时限定所述非本征基极区的边缘和所述垂直PNP器件的所述多晶发射极的边缘。根据一个实施例，本专利技术是一种由上述方法所获得的结构。在阅览了下面的详细说明和附图之后，本专利技术的其它特征和优点对本领域普通技术人员来说将变得更加容易显而易见。附图说明图1示出了为实现本专利技术实施例所采取的步骤的示例流程图；图2A示例了截面图，其包括与图1中的流程图的特定步骤相对应的根据本专利技术实施例所处理的晶片的部分；图2B示例了截面图，其包括与图1中的流程图的特定步骤相对应的根据本专利技术实施例所处理的晶片的部分；图2C示例了截面图，其包括与图1中的流程图的特定步骤相对应的根据本专利技术实施例所处理的晶片的部分；图2D示例了截面图，其包括与图1中的流程图的特定步骤相对应的根据本专利技术实施例所处理的晶片的部分；图2E示例了截面图，其包括与图1中的流程图的特定步骤相对应的根据本专利技术实施例所处理的晶片的部分；图2F示例了截面图，其包括与图1中的流程图的特定步骤相对应的根据本专利技术实施例所处理的晶片的部分；以及图2G示例了截面图，其包括与图1中的流程图的特定步骤相对应的根据本专利技术实施例所处理的晶片的部分。具体实施例方式本专利技术旨在一种在衬底上集成SiGe NPN和垂直PNP器件的方法及相关结构。下面的说明包含关于实施本专利技术的具体信息。本领域技术人员将认识到，可采用不同于在本申请中具体讨论的方式实施本专利技术。此外，为了不使本专利技术难于理解，没有讨论本专利技术的一些具体细节。在本申请中没有描述的具体细节在本领域普通技术人员的知识范围内。本申请中的附图及其相关的详细说明仅仅旨在本专利技术的示范性实施例。为保持简短，利用了本专利技术原理的本专利技术的其它实施例没有在本申请中具体地说明，并且没有被本附图具体地示例。本专利技术包括在互补双极型工艺中集成SiGe NPN器件和垂直PNP器件的方法。如下面将详细讨论的，通过在衬底的NPN和PNP区上方设置缓冲层，本专利技术通过沉积包括硅-锗的半导体层而有利地获得了SiGe NPN器件的单晶基极和垂直PNP器件的多晶发射极。本专利技术的创新方法可以应用于例如BiCMOS应用中，以获得在半导体衬底上SiGe NPN和横向PNP器件以及CMOS器件的有效集成。图1示出了根据本专利技术实施例的示范性方法的示例流程图。省略了对本领域普通技术人员显而易见的流程图100的特定细节和特征。例如，如本领域所公知的，一个步骤可以由一个或多个子步骤构成或者可以包括专门的设备或材料。流程图100中所示的步骤170至182足以说明本专利技术的一个实施例，本专利技术的其它实施例可以利用与流程图100中所示的步骤不同的步骤。应注意，在一个晶片上进行流程图100中所示的处理步骤，在步骤170之前，晶片包括具有NPN和PNP区的硅衬底，其中硅衬底的NPN区包括场氧化物区和集电极(未在任何图中示出)，且硅衬底的PNP区包括场氧化物区、基极和集电极(未在任何图中示出)。还要注意，在步骤170之前，硅衬底还可以包括互补金属氧化物半导体(“CMOS”)区(未在任何图中示出)，其可以包括CMOS器件。此外，图2A至2G中的结构270至282分别示例了对上述半导体结构进行流程图100的步骤170至182的结果。例如，结构270示出了在处理步骤170之后的上述半导体结构，结构272示出了在处理步骤172之后的结构270，结构274示出了在处理步骤174之后的结构272，等等。应注意，尽管为了保持简短，此处具体论述了仅仅一个NPN器件和仅仅一个PNP器件的形成，但利用本专利技术的创新工艺可以在硅衬底的各自的NPN和PNP区中形成多个NPN和PNP器件。现在参看图2A，图2A的结构270示出了在完成图1中的流程图100的步骤170之后的包括硅衬底的示范性结构，该硅衬底包括NPN和PNP区。在结构270中，在为硅衬底的衬底202的NPN区204中形成场氧化物区208和210，在衬底202的PNP区206中形成场氧化物区212和214。场氧化物区208、210、212和214可以包括氧化硅，并可以按本领域公知的方式形成在衬底202中。PNP区206还包括基极216，其形成初生的垂直PNP器件的基极。基极216位于PNP区206中的场氧化物区212和214之间，并可以通过用适当的N型掺杂剂掺杂位于场氧化物区212和214之间的部分衬底202而形成。继续图1中本文档来自技高网...

【技术保护点】
一种在衬底上形成ＮＰＮ器件和垂直ＰＮＰ器件的方法，所述方法包括以下步骤：在所述衬底的ＮＰＮ区和ＰＮＰ区上方形成绝缘层；在所述绝缘层上形成缓冲层；在所述ＮＰＮ区中的所述缓冲层和所述绝缘层中形成开口，所述开口露出所述衬底；在所述缓冲层上以及在所述开口中形成半导体层，所述半导体层具有位于所述ＮＰＮ区中的所述开口中的第一部分和位于所述ＰＮＰ区中的所述缓冲层上的第二部分；其中所述半导体层的所述第一部分形成所述ＮＰＮ器件的单晶基极，并且所述半导体层的所述第二部分形成所述垂直ＰＮＰ器件的多晶发射极。

【技术特征摘要】
【国外来华专利技术】US 2004-4-9 10/821,4251.一种在衬底上形成NPN器件和垂直PNP器件的方法，所述方法包括以下步骤在所述衬底的NPN区和PNP区上方形成绝缘层；在所述绝缘层上形成缓冲层；在所述NPN区中的所述缓冲层和所述绝缘层中形成开口，所述开口露出所述衬底；在所述缓冲层上以及在所述开口中形成半导体层，所述半导体层具有位于所述NPN区中的所述开口中的第一部分和位于所述PNP区中的所述缓冲层上的第二部分；其中所述半导体层的所述第一部分形成所述NPN器件的单晶基极，并且所述半导体层的所述第二部分形成所述垂直PNP器件的多晶发射极。2.根据权利要求1的方法，还包括在所述形成所述绝缘层的步骤之后且在所述形成所述缓冲层的步骤之前，在所述PNP区中的所述绝缘层中形成发射极窗口开口的步骤。3.根据权利要求1的方法，其中所述半导体层包括硅-锗。4.根据权利要求1的方法，还包括在所述单晶基极上方形成所述NPN器件的发射极的步骤。5.根据权利要求4的方法，还包括以下步骤在所述半导体层中形成所述NPN器件的非本征基极区；同时限定所述NPN器件的所述非本征基极区的边缘和所述垂直PNP器件的所述多晶发射极的边缘。6.根据权利要求1的方法，其中所述绝缘层包括TEOS氧化物。7.根据权利要求1的方法，其中所述缓冲层包括非晶硅。8.一种结构，包括位于衬底的NPN区和PNP区上方的绝缘层；位于所述绝缘层上的缓冲层；在所述NPN区中的所述缓冲层和所述绝缘层中的开口，所述开口露出所述衬底；位于所述缓冲层上以及在所述开口中的半导体层，所述半导体层具有位于所述开口中的第一部分和位于所述PNP区中的所述缓冲层上的第二部分；其中所述半导体层的所述第一部分形成NPN器件的单晶基极，并且所述半导体层的所述第二部分形成垂直PNP器件的多晶发射极...

【专利技术属性】
技术研发人员：PD赫维茨，KM林，C胡，A卡尔博格，
申请(专利权)人：杰斯半导体公司纽波特工厂，
类型：发明
国别省市：US[]