半导体器件及其制造方法技术

一种半导体器件包括：半导体衬底，其具有源区／漏区；栅电极，其形成于该半导体衬底上；第一金属间介电层，其形成于该半导体衬底上并具有第一镶嵌图案；第一阻挡层，其形成于第一镶嵌图案上；第一金属线，其形成于该第一阻挡层上；以及第一金属覆盖层，其形成于该第一镶嵌图案中。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
通常，通过使用包括铝、铝合金和铜的金属薄膜，半导体器件的金属互连使形成于半导体衬底中的电路通过位于多个半导体器件之间的电连接和焊盘连接而彼此连接。为了将焊盘和电极(该焊盘和该电极通过诸如氧化层之类的绝缘层彼此绝缘)相连接，首先通过选择性地蚀刻绝缘层而形成接触孔，随后通过使用阻挡金属或钨形成用于填充该接触孔的金属塞。这样，在所得到的结构上形成金属薄膜之后，将金属薄膜图案化，从而形成用于连接焊盘与电极的金属互连。主要使用光刻处理来图案化该金属互连。然而，金属互连的关键尺寸(CD)随着半导体器件的微型制作而逐渐减小，因此难以通过光刻处理来形成金属互连的微型图案。为此，提出了镶嵌处理(damascene process)以容易地形成具有微型图案的金属互连。通过这种镶嵌处理形成的金属互连具有多层结构。对于包括铜的多层金属互连，在下部铜金属互连和下部金属间介电(IMD)层的整个表面上形成包含有氮化硅(SiN)和碳氮化硅(SiCN)的阻挡层，以防止下部铜金属互连扩散入包围上部铜金属互连的上部IMD层中。同时，用于制造半导体器件的传统方法具有以下缺点。当传统的阻挡层形成于下部铜金属互连和下部IMD层的整个表面上时，下部IMD层的有效介电常数(k)增加，从而导致RC延迟。因此，就可能降低半导体器件的可靠性。
技术实现思路
因此，本专利技术旨在解决在现有技术中所出现的上述问题。本专利技术的目的在于提供一种，其能够通过防止由半导体器件的阻挡层导致的IMD层的有效介电常数增加而改善半导体器件的可靠性。为了实现上述目的，本专利技术提供一种半导体器件，该半导体器件包括半导体衬底，其具有源区/漏区；栅电极，其形成于该半导体衬底上；第一金属间介电层，其形成于该半导体衬底上并具有第一镶嵌图案(damascenepattern)；第一阻挡层，其形成于该镶嵌图案上；第一金属线，其形成于该第一阻挡层上；以及第一金属覆盖层(capping layer)，其形成于该第一镶嵌图案中。根据本专利技术的另一方案，在此提供了一种半导体器件的制造方法，该方法包括以下步骤在半导体衬底上形成第一金属间介电层；在该第一金属间介电层中形成第一镶嵌图案；在该第一镶嵌图案中形成第一阻挡层和第一金属线；在该第一镶嵌图案中的第一金属线上形成第一金属覆盖层；以及在该第一金属覆盖层上形成第二金属间介电层。根据本专利技术的一个实施例，金属覆盖层仅设于金属互连之上，因此，可以防止金属互连中所包含的原子扩散入IMD中。另外，通过金属覆盖层可以防止IMD的有效介电常数增加。附图说明通过阅读以下结合附图所进行的详细描述，将会更加清楚本专利技术的上述和其他目的、特征和优点其中图1为示出了根据本专利技术的实施例的半导体器件的结构的视图；以及图2至图8为示出了根据本专利技术的实施例的半导体器件的制造方法的视图。具体实施例方式下文中，将参考附图描述根据本专利技术的。图1为示出了根据本专利技术实施例的半导体衬底100的结构的视图。参看图1，在形成绝缘层50和源区/漏区90(或高密度连接区)的半导体衬底100上依次形成门绝缘层60和栅电极70，并且在门绝缘层60和栅电极70的两侧分别形成多个隔离物(spacer)80。此外，在该半导体衬底100上形成第一金属间介电(IMD)层110，并且在第一IMD层110中形成第一通孔115和第一沟槽120。而且，在该第一通孔115和该第一沟槽120的内壁中形成第一阻挡层125，并且在该第一阻挡层125上形成第一金属互连130。第一金属互连130上形成能够降低第一IMD层110的有效介电常数(有效k)的第一介电金属覆盖层140。第一金属覆盖层140包括诸如SiN、SiCN、Ti、TiN或Ru之类的介电材料。换而言之，第一金属覆盖层140形成于第一沟槽120中的第一金属互连130上。此外，第二IMD层145形成于第一IMD层110和第一金属覆盖层140上；第二通孔150和第二沟槽155形成于第二IMD层145中。第二阻挡层160形成于第二通孔150和第二沟槽155的内壁中；以及在第二阻挡层160上形成第二金属互连165。此外，第二金属互连165上形成能够降低第二IMD层145的有效介电常数并防止金属互连165中包含的原子扩散的第二金属覆盖层170。并且第二金属覆盖层170包括诸如SiN、SiCN、Ti、TiN或Ru之类的介电材料。具体而言，第一覆盖层140和第二覆盖层170与阻挡层125和160一起共同防止金属互连130和165扩散入IMD层110和145。第一IMD层110和第二IMD层145包括有效介电常数低的磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、掺杂氟的硅玻璃(FSG)、以及未掺杂的硅玻璃(USG)。图2至图8示出了根据本专利技术的实施例的半导体器件的制造方法的视图。参考图2，在形成绝缘层50和源区/漏区90的半导体衬底100上依次形成门绝缘层60和栅电极70。随后，在所述门绝缘层60和栅电极70的两侧形成隔离物80，并且在该半导体衬底100上形成第一IMD层110。通过使用光阻膜，在第一IMD层110上形成通孔图案，并且通过使用该通孔图案作为掩膜对该第一IMD层110进行蚀刻，从而在半导体衬底100中形成第一通孔115。随后，通过使用光阻膜，在第一IMD层110上形成沟槽图案，并且通过使用该沟槽图案作为掩膜而将该第一IMD层110的上部去除，从而形成第一沟槽120。该第一通孔115和该第一沟槽120形成镶嵌图案。在以下描述中，与术语“通孔”和“沟槽”一起使用的术语“镶嵌图案”将用作包括该通孔和该沟槽。换而言之，在该第一IMD层110中形成第一通孔115和第一沟槽120，从而形成用于在第一IMD层110中形成金属互连的镶嵌图案。参考图3，在包括第一通孔115和第一沟槽120的镶嵌图案中形成第一阻挡层125，并且在该第一阻挡层125上形成第一金属层135。在此，第一金属层135包括Cu。该第一阻挡层125可以通过化学汽相沉积(CVD)处理、物理汽相沉积处理、或原子层沉积(ALD)处理而形成。参考图4，第一金属层135和第一阻挡层125通过化学机械研磨(CMP)处理进行抛光，从而在镶嵌图案中形成第一金属互连130。当对第一金属层135和第一阻挡层125进行抛光时，使用对第一金属层135的蚀刻选择比高于对第一阻挡层125的蚀刻选择比的研磨浆溶液(slurrysolution)。因此，在执行CMP处理之后，第一IMD层110的上部的第一金属层135被去除，并且在包括第一通孔115和第一沟槽120的镶嵌图案中形成第一金属互连130。在这种情况下，当抛光第一金属层135以形成第一金属互连130时，由于使用对第一金属层135的蚀刻选择比高于对第一阻挡层125的蚀刻选择比的研磨浆溶液，所以第一金属互连130的高度变得低于第一IMD层110的高度。同时，为了形成高度低于第一IMD层110的高度的第一金属互连130，在执行CMP处理以便平整第一IMD层110和第一金属互连130之后，可以通过使用预定的掩膜图案而对第一金属互连130进行湿蚀刻处理。参考图5，在第一金属互连130上形成第一金属覆盖层140，以使该第一金属覆盖层140的高度等于第一IMD层110的高度。换而言之本文档来自技高网...

【技术保护点】
一种半导体器件，包括：　　　　半导体衬底，其具有源区／漏区；　　　　栅电极，其形成于该半导体衬底上；　　　　第一金属间介电层，其形成于该半导体衬底上并具有第一镶嵌图案；　　　　第一阻挡层，其形成于该第一镶嵌图案上；　　　　第一金属线，其形成于该第一阻挡层上；以及　　　　第一金属覆盖层，其形成于该第一镶嵌图案中。

【技术特征摘要】
KR 2005-11-15 10-2005-01090511.一种半导体器件，包括半导体衬底，其具有源区/漏区；栅电极，其形成于该半导体衬底上；第一金属间介电层，其形成于该半导体衬底上并具有第一镶嵌图案；第一阻挡层，其形成于该第一镶嵌图案上；第一金属线，其形成于该第一阻挡层上；以及第一金属覆盖层，其形成于该第一镶嵌图案中。2.如权利要求1所述的半导体器件，其中，该第一金属覆盖层形成于该第一镶嵌图案中的该第一金属线上。3.如权利要求1所述的半导体器件，其中，该第一镶嵌图案包括第一通孔和第一沟槽，并且该第一金属覆盖层形成于该第一沟槽中。4.如权利要求1所述的半导体器件，其中，该第一金属覆盖层的两侧设有该第一阻挡层的一预定部分。5.如权利要求1所述的半导体器件，其中，该第一金属覆盖层包括选自由Ti、SiN、SiCN、TiN和Ru组成的群组中的任意一种。6.如权利要求1所述的半导体器件，其中，在该第一金属间介电层上形成具有第二镶嵌图案的第二金属间介电层；在该第二镶嵌图案中形成第二阻挡层和第二金属线；以及该第二阻挡层形成于该第一金属覆盖层上。7.如权利要求6所述的半导体器件，其中，该半导体器件还包括在该第二镶嵌图案中形成的第二金属覆盖层；其中，该第二金属覆盖层形成于该第二金属线上。8.如权利要求7所述的半导体器件，其中，该第二镶嵌图案包括第二通孔和第二沟槽，并且该第二金属覆盖层形成于该第二沟槽中。9.一种用于制造半导体器件的方法，包括以下步骤在半导体衬底上形成第一金属间介电层，并在该第一金属间介电层中形成第一镶嵌图案；在该第一镶嵌图案中形成第一阻挡层和第一金属线；在该第一...

【专利技术属性】
技术研发人员：洪志镐，
申请(专利权)人：东部电子股份有限公司，
类型：发明
国别省市：KR[韩国]