半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，其中半导体器件的制造方法，包括以下步骤：在半导体衬底上形成器件隔离层；在该半导体衬底上形成栅极绝缘层和栅极；在由上述两个步骤形成的结构上沉积一种三层结构，该三层结构包括下氧化层、氮化层和上氧化层；和蚀刻所述三层结构，以形成多个间隔件。

【技术实现步骤摘要】

本专利技术涉及具有氧化物-氮化物-氧化物(ONO)间隔件的半导体器件及 其制造方法。
技术介绍
随着半导体器件高度集成，由于沟道长度的縮短会产生短沟道效应，而 短沟道效应导致出现穿透现象。在半导体器件中，用间隔件形成低密度结区，以避免穿透现象。具体地， 用间隔件使得相邻的栅极彼此电性分离。形成间隔件的方法包括在半导体衬底上形成器件隔离层，形成栅极绝 缘层和栅极，沉积绝缘层以覆盖栅极和半导体衬底，并对如此形成的结构进 行干蚀刻，从而形成间隔件。但是，在用于形成间隔件的蚀刻过程中，形成在半导体衬底上的绝缘层 和形成在器件隔离层中的氧化层都一起被蚀刻，从而降低了半导体器件的电 性能。
技术实现思路
本专利技术实施例提供了一种，其中通过沉积和蚀 刻一种具有氧化物-氮化物-氧化物的三层结构来形成间隔件，从而防止在器 件隔离层中形成的氧化层缺失。在一个实施例中，提供一种半导体器件的制造方法，包括以下步骤在半导体衬底上形成器件隔离层；在该半导体衬底上形成栅极绝缘层和栅极； 在由上述两个步骤形成的结构上沉积一种三层结构，该三层结构包括下氧化 层、氮化层和上氧化层；和蚀刻所述三层结构，以形成多个间隔件。在另一实施例中，提供一种半导体器件，包括半导体衬底；器件隔离 层，具有用氧化层填充的沟槽；栅极绝缘层，置于该半导体衬底上；栅极， 置于该栅极绝缘层上；以及间隔件，置于该栅极的一侧以及该栅极绝缘层的 一侧上，该间隔件包括一种三层结构，该三层结构具有下氧化层、氮化层和 上氧化层。结合附图和以下说明书详细阐述本专利技术的一个或多个实施例。根据说明 书和附图，以及权利要求书，其他特征将变得清楚。附图说明图1为根据半导体器件制造方法实施例的在形成器件隔离层时的半导体 器件侧视剖面图。图2为根据半导体器件制造方法实施例的在形成栅极时的半导体器件侧 视剖面图。图3为根据半导体器件制造方法实施例的在形成氧化硅层时的半导体器 件侧视剖面图。图4为根据半导体器件制造方法实施例的在形成间隔层时的半导体器件 侧视剖面图。具体实施方式以下参照附图详细介绍本专利技术的的实施例。 在以下说明中，可以理解的是，当提到一层在另一层或衬底上时， 这一层可以直接位于所述另一层或衬底上，或者也可以在其间存在插入层。 另外，还可以理解的是，当提高一层在另一层下时，这一层可以直接位 于所述另一层下，也可以在其间存在一个或多个插入层。而且，还可以理解 的是，当提及一层在两层之间时，这一层可以是位于所述两层之间的唯 一层，或者也可以在其间存在一个或多个插入层。图1为根据半导体器件制造方法实施例的在形成器件隔离层150时的半 导体器件侧视剖面图。参照图1，在为形成器件隔离层而限定的半导体衬底110的预定位置中 形成沟槽。用氧化层来填充该沟槽，以形成器件隔离层150。 该器件隔离层150使得相邻的半导体器件彼此电性分离。 图2为根据半导体器件制造方法实施例的在形成栅极250时的半导体器件侧视剖面图。参照图2，在形成有器件隔离层150的半导体衬底110上沉积绝缘层， 并在绝缘层上沉积多晶硅层。然后，使用掩模(未示出)来蚀刻绝缘层和多晶硅层，从而分别形成栅极绝缘层210以及栅极250。栅极绝缘层210和栅 极250置于不形成器件隔离层的区域中。图3为根据半导体器件制造方法实施例的在形成氧化物-氮化物-氧化物 (ONO)结构时的半导体器件侧视剖面图。参照图3，在形成有栅极绝缘层210和栅极250的半导体衬底110上形 成一种具有ONO结构的三层结构，该结构包括下氧化层310、氮化层320 和上氧化层330。在半导体衬底110上形成ONO结构之前可进行离子注入 处理。在此情况下，离子注入浓度可较低。下氧化层310和上氧化层330可由相同或彼此不同的材料形成。而且， 下氧化层310和上氧化层330可由相同于或不同于置于器件隔离层150中的 氧化层的材料形成。图4为根据半导体器件制造方法实施例的在通过蚀刻工艺形成间隔层时 的半导体器件侧视剖面图。参照图4，在不使用任何单独掩模的情况下对形成有ONO层310、 320、 330的半导体衬底110进行蚀刻，从而形成具有氧化层315、氮化层325、氧 化层335的多个间隔件。通过两步工艺来蚀刻包括下氧化层310、氮化层320和上氧化层330的 三层结构。第一步蚀刻工艺是蚀刻上氧化层330和氮化层320。此时，可使用干蚀 刻工艺。可在以下工艺条件的至少之一下进行第一步蚀刻工艺。第一，蚀刻装置的上电极和下电极之间的间隙，即半导体衬底所在的两 个电极之间的间隙保持在20-40mm的范围内。第二，反应室的内部压力保持 在100-150mT的范围内。第三，向蚀刻装置提供200-250W的功率。第四，向蚀刻装置注入流速 为80-150sccm的Cl2、流速为10-50sccm的HBr以及流速为0-20sccm的02。此外，第一步蚀刻工艺可使用在蚀刻氮化层320期间产生的CN化合物的波形来找到蚀刻停止点。第二步蚀刻工艺是完全去除在第一步蚀刻工艺后残留的氮化层320，以 暴露下氧化层310。可在以下工艺条件的至少之一下进行第二步蚀刻工艺。第一，上电极和下电极之间的间隙保持在10-30mm的范围内。第二，反 应室的内部压力保持在100-150mT之间。第三，向蚀刻装置提供200-500W的功率。第四，向蚀刻装置注入流速 为80-150sccm的Cl2、流速为0-50sccm的HBr以及流速为0-20sccm的02。通过上述两步蚀刻工艺，如图4所示形成间隔件和暴露的下氧化层315。 下氧化层315可以防止器件隔离层的氧化层150被蚀刻。另外，即使进行了较长时间的蚀刻工艺，器件隔离层的氧化层150在下 氧化层315完全被蚀刻之前仍受到保护。在一些实施例中，形成在间隔件区 域以外的下氧化层315可被蚀刻并去除。然后，可进行离子注入工艺和硅化物形成工艺来形成半导体器件。可在电容耦合等离子体(CCP)装置中进行上述制造工艺。以下参照图4介绍该半导体器件的结构。参照图4，在半导体衬底110中形成器件隔离层150。可通过在半导体 衬底110中形成沟槽并用氧化层来填充该沟槽来形成器件隔离层150。在不形成器件隔离层的区域中形成半导体器件。在半导体衬底110上形 成栅极绝缘层210，并且在栅极绝缘层210上形成栅极250。在栅极250的两侧形成间隔件。间隔件包括一种三层结构，其具有下氧 化层315、氮化层325和上氧化层335。尤其，下氧化层315与栅极250的一侧以及栅极绝缘层210的一侧接触。 另外，在除了形成栅极绝缘层210的区域之外的半导体衬底110的整个区域 上形成下氧化层315。在器件隔离层150上也形成下氧化层315。如上所述，由于对氧化物-氮化物-氧化物层进行沉积和蚀刻来形成多个 间隔件，所以可以防止蚀刻置于器件隔离层中的氧化层。因此，半导体器件 并未被縮短，从而提高了器件隔离层的电特性。在此说明中引用的一个实施例、一实施例、示例性实施例 等指的是结合在本专利技术的至少一个实施例中包括的实施例而描述的特定特征、结构或特性。在说明书中多处出现的这种描述并非必然都指的是同一实 施例。另外，当结合任何实施例来描述特定特征、结构或特性时，可认为结 合任一其它实施例的这种特征、本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括以下步骤：在半导体衬底上形成器件隔离层；在该半导体衬底上形成栅极绝缘层和栅极；在由上述两个步骤形成的结构上沉积一种三层结构，该三层结构包括下氧化层、氮化层和上氧化层；和蚀刻所述三层结构，以形成多个间隔件。

【技术特征摘要】
KR 2006-7-21 10-2006-00685291.一种半导体器件的制造方法，包括以下步骤在半导体衬底上形成器件隔离层；在该半导体衬底上形成栅极绝缘层和栅极；在由上述两个步骤形成的结构上沉积一种三层结构，该三层结构包括下氧化层、氮化层和上氧化层；和蚀刻所述三层结构，以形成多个间隔件。2. 如权利要求1所述的方法，其特征在于，形成该器件隔离层的步骤包括在该半导体衬底中形成沟槽；和 用氧化层来填充该沟槽。3. 如权利要求1所述的方法，其特征在于，通过两步工艺来蚀刻所述三 层结构。4. 如权利要求1所述的方法，其特征在于，形成所述多个间隔件的步骤 包括第一步蚀刻工艺，蚀刻所述上氧化层和氮化层；以及第二步蚀刻工艺， 去除在第一步蚀刻工艺后残留的氮化层，以暴露该下氧化层。5. 如权利要求4所述的方法，其特征在于，在满足以下多个条件中的至 少一个时，进行第一步蚀刻工艺，所述多个条件包括蚀刻装置的上电极和 下电极之间的间隙保持在20-40mm的范围内；反应室的内部压力保持在 100-150mT的范围内；向蚀刻装置提供200-250W的功率；向蚀刻装置注入 流速为80-150sccm范围的Cl2、流速为10-50sccm范围的HBr以及流速为 0-20sccm范围的02。6. 如权利要求4所述的方法，其特征在于，第一步蚀刻工艺使用在蚀刻 氮化层期间产生的CN化合物的波形来找到蚀刻停止点。7. 如权利要求4所述的方法，其特征在于，在满足以下多个条件中的至 少一个时，进行第二步蚀刻工艺，所述多个条件包括蚀刻装...

【专利技术属性】
技术研发人员：张贞烈，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]