制造半导体器件的方法技术

提供了一种半导体器件制造方法以控制晶片间和晶片内互连电阻、接触电阻的增加等。该半导体器件制造方法包括步骤：将待处理衬底放置在刻蚀设备中，该衬底中包含第一绝缘膜和第二绝缘膜的叠层膜形成在半导体衬底上或者上方，并且第一绝缘膜和第二绝缘膜在同一刻蚀设备中刻蚀，其中第一绝缘膜由含氮膜组成，第二绝缘膜由从ＳｉＯＣＨ膜、ＳｉＯ↓［２］膜、甲基倍半硅氧烷膜、氢倍半硅氧烷膜和甲基氢倍半硅氧烷膜中选择的一种或多种膜组成，其中采用（ａ）包括以Ｃ↓［ｘ］Ｆ↓［ｙ］（ｘ：从１到６的整数，ｙ：从４到１２的整数）表示的碳氟化合物的气体，或者（ｂ）该碳氟化合物和从Ｏ↓［２］、Ａｒ和ＣＯ中选择的一种或者多种气体的混合气体，作为第一绝缘膜的刻蚀气体和第二绝缘膜的刻蚀气体。

【技术实现步骤摘要】

本专利技术涉及一种，包括在同一刻蚀设备中 刻蚀叠层膜的步骤。
技术介绍
近来，为了抑制制造半导体器件的成本， 一种采用在同一设备中 执行多个刻蚀步骤的所谓合而为一 (all-in-one)式刻蚀方法的处理 方法已经成为主流(参照日本特开专利公开2003-45964、 2003-309107 和2005-353698)。此外，日本特开专利公开2003-45964已经公开了一个例子，在该 例子中依照合而为一式刻蚀技术，采用有机材料作为层间绝缘膜 形成双镶嵌(dual damascene)结构。然而，有机材料通常昂贵。因此， 在最近几年，含有Si-C键的无机材料已经被用于通过等离子CVD形成 的层间绝缘膜。日本专利公开2005-353698已经公布了一种使用无机的层间膜的 合而为一式刻蚀方法，按照此方法在刻蚀步骤之间清洗腔体以移 除淀积物，因为含有碳原子和氢原子的聚合物会淀积在腔体中。具体 的，如图IOA所示，将其中氮化硅膜54、氧化硅膜56和设置有具有 预定图案的开口的光刻胶膜58按此顺序依次叠放在衬底52上的叠层 衬底，安放在刻蚀设备的腔体50中，以采用等离子刻蚀来刻蚀氧化硅 膜56。在这种情况下，淀积物60粘附在该刻蚀设备中腔体50的内壁上(图10B)。为了移除上述淀积物60执行等离子清洗，随后刻蚀氮 化硅膜54 (图10C)。在日本特开专利公开2004-29683 5中列出含有CHF3的气体作为用 于包括SiC或者SiCN的层的刻蚀气体。
技术实现思路
然而，如下面叙述所示，在日本特开专利公开2005-353698中公 开的常规技术仍有改进的余地。即使如上述专利文献中所述的提供清洗步骤，也不能够完全去除 粘附在腔体内壁的淀积物。因此，存在一种情况，当在同一腔体中连 续处理多个晶片时，对于后来处理的刻蚀步骤，刻蚀性能受到淀积物 的影响。因而，存在一些问题会引起在晶片之间和在同一晶片内通 孔、互连沟槽等等的刻蚀深度上的变化，进而增加了互连电阻、接触 电阻等等。上面的问题将参照附图解释如下。如图4A所示，将晶片37安放在设有上电极34和下电极36的刻 蚀设备32的腔体中。然后，将预定的电压施加在上电极34和下电极 36之间，并且采用作为等离子体的刻蚀气体38刻蚀目标膜。SiCN膜 用作目标膜，采用CF4/N2(或者CH2F2/CF4/Ar/02)作为刻蚀气体。在上 述刻蚀步骤中，淀积物40粘附在腔体32的内壁上。当晶片37的所有 刻蚀步骤完成时，随后执行另一晶片42的刻蚀步骤。此处，CF4/N2表 示CF4和N2的混合气体。如图4B所示，以和图4A相似的方式，将另一晶片42安放在刻 蚀设备32的腔体中。然后，将预定的电压施加在上电极34和下电极 36之间，并且釆用作为等离子体的刻蚀气体38刻蚀目标膜。SiOCH膜用作目标膜，采用CF4/N2(或者CH2F2/CF4/Ar/02)作为刻蚀气体。在上 述刻蚀步骤中，已经粘附在腔体32内壁上的淀积物40重新分解，淀 积物40中的氮原子(或者氢原子)与刻蚀气体混合。因此，可以认为 增加了腔体32内壁附近氮气的浓度(或者氢气的浓度)，以改进晶片 42外边缘上的刻蚀等级。本专利技术人检测结果发现，如上文所述，依照常规的合而为一 式刻蚀方法的制备半导体器件的方法存在的问题在于，当在同一腔体 内连续处理多个晶片时，对于后面处理的刻蚀步骤，刻蚀特性受到淀 积物的影响。因此，存在一些问题会引起在晶片之间和同一晶片内 通孔、互连沟槽等等的刻蚀深度上的变化。此外，依照日本特开专利公开2005-353698中所公开的制造半导 体器件的方法，当在由Cu形成的下互连上面存在SiCN膜时，在通过 刻蚀移除SiCN膜后，Cu互连被暴露。Cu互连会成为妨碍电传导的因 素，因此这会导致例如该互连和前述的清洗气体的氧化反应。因此， 采用清洗气体移除淀积物的方法尚未被釆用。在一个实施例中，提供了一种，该方法包 括步骤将待处理的衬底放置于刻蚀设备中，在该待处理的衬底中包 含第一绝缘膜和第二绝缘膜的叠层膜形成在半导体衬底上或者上方， 以及在同一刻蚀设备中刻蚀该第一绝缘膜和第二绝缘膜，其中第一绝 缘膜由含氮绝缘膜组成，而第二绝缘膜由从SiOCH膜、Si02膜、甲基 i咅半硅氧烷(methyl silsesquioxane)膜、氢《咅半硅氧'烷(hydrogen silsesquioxane)膜和甲基氢倍半硅氧烷膜构成的组中选择的一种或多种 膜组成，在此步骤中，采用(a)包括以CxFy (x:从l到6的整数， y:从4到12的整数)表示的碳氟化合物的气体，或者(b)由该氟碳化 合物和从由02、 Ar和CO构成的组中选择的一种或者多种气体组成的 混合气体，来作为第一绝缘膜的刻蚀气体和第二绝缘膜的刻蚀气体。在上述依照本专利技术的中，采用预定的膜和 预定的刻蚀气体组合来刻蚀衬底上或者上方的待处理的叠层膜。因此，当完成待处理的衬底的刻蚀步骤后，将另一待处理同类衬 底载入刻蚀设备中，并执行相同的刻蚀步骤，并且可以提高半导体器 件的产率。亦即，由于在刻蚀步骤中减少了包括在淀积物中的氮原子的量和氢原子的量，因此在刻蚀随后第二待处理衬底中的第二绝缘膜 时，可以抑制氮原子和氢原子的影响。可以抑制在同一晶片内和晶片 之间通孔、互连沟槽等等的刻蚀深度的偏差，并且可改善半导体器件 的产率。依照本专利技术，在刻蚀步骤中可以去除已经粘附在腔体内壁的淀积 物的影响。因此，提供，按此方法可以抑制晶 片之间和同一晶片内通孔、互连沟槽等等的刻蚀深度的偏差，并且亦 可抑制互连电阻的增加和接触电阻的增加等等。附图说明从下面结合附图的优选实施例的描述中，本专利技术前述和其它的目 标、优点和特征将会更清晰，在附图中-图1A到1C是显示依照实施例的半导体器件制造方法中刻蚀步骤 的剖面示意图2A到2C是显示依照该实施例的半导体器件制造方法中刻蚀步 骤的剖面示意图3A和3B是显示依照该实施例的半导体器件制造方法中刻蚀步 骤的剖面示意图4A和4B是解释本专利技术目的的示意图5是显示例子的结果的示意图6A和6B是显示依照该实施例的半导体器件制造方法中刻蚀深 度和压力之间的关系以及晶片表面偏差和压力之间的关系的图表；图7A到7C是显示依照该实施例的半导体器件制造方法中在一fe刻蚀速率下晶片表面均匀性的图表；图8是表示依照该实施例的半导体器件制造方法中在一定刻蚀速 率下等离子体功率和晶片表面均匀性之间的关系的表格；图9A到9B是示出依照该实施例的半导体器件制造方法中刻蚀深 度和偏置功率之间的关系以及晶片表面偏差和偏置功率之间关系的图 表；以及图10A到IOC是示出常规刻蚀步骤中清洗步骤的剖面示意图。 具体实施例方式此处将参照示例性实施例对本专利技术进行说明。本领域技术人员将 认识到，采用本专利技术的教导可以实现许多替换实施例，并且本专利技术并 不受此处为了解释目的而描述的实施例的限制。在下文中，参照附图解释依照本专利技术的实施例。其中，在所有图 中相似组件以相同参考数字表示，详细的描述不再重复。图1A到3B是显示依照本实施例的半导体器件制造方法中顺序执 行的刻蚀步骤的剖面示意图。其中，在同一刻蚀设备中通过步骤切换 顺序执行下面的步骤。如图1A所示，待处理的衬底具有这样结构，其中包括由Cu形本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括步骤：将待处理衬底放置在刻蚀设备中，在该衬底中包含第一绝缘膜和第二绝缘膜的叠层膜形成在半导体衬底上，并且所述第一绝缘膜和所述第二绝缘膜在同一刻蚀设备中刻蚀，其中所述第一绝缘膜由含氮膜组成，所述第二绝缘膜由从ＳｉＯＣＨ膜、ＳｉＯ↓［２］膜、甲基倍半硅氧烷膜、氢倍半硅氧烷膜和甲基氢倍半硅氧烷膜中选择的一种或多种膜组成，以及在所述步骤中，采用（ａ）包括以Ｃ↓［ｘ］Ｆ↓［ｙ］（ｘ：从１到６的整数，ｙ：从４到１２的整数）表示的碳氟化合物的气体，或者（ｂ）由所述碳氟化合物和从Ｏ↓［２］、Ａｒ和ＣＯ中选择的一种或者多种气体组成的混合气体，来作为用于所述第一绝缘膜的刻蚀气体和用于所述第二绝缘膜的刻蚀气体。

【技术特征摘要】
JP 2007-6-18 2007-159950;JP 2006-8-30 2006-2331561.一种制造半导体器件的方法，包括步骤将待处理衬底放置在刻蚀设备中，在该衬底中包含第一绝缘膜和第二绝缘膜的叠层膜形成在半导体衬底上，并且所述第一绝缘膜和所述第二绝缘膜在同一刻蚀设备中刻蚀，其中所述第一绝缘膜由含氮膜组成，所述第二绝缘膜由从SiOCH膜、SiO2膜、甲基倍半硅氧烷膜、氢倍半硅氧烷膜和甲基氢倍半硅氧烷膜中选择的一种或多种膜组成，以及在所述步骤中，采用(a)包括以CxFy(x从1到6的整数，y从4到12的整数)表示的碳氟化合物的气体，或者(b)由所述碳氟化合物和从O2、Ar和CO中选择的一种或者...

【专利技术属性】
技术研发人员：南部英高，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]