金属氧化物半导体晶体管及其制作方法技术

一种制作金属氧化物半导体晶体管的方法，包括：　　　　提供半导体基底，且该半导体基底上具有栅极结构；　　　　于该栅极结构相对二侧的该半导体基底中形成浅结源极延伸以及浅结漏极延伸；　　　　于该栅极结构的相对二侧壁形成衬垫层与第一间隙壁；　　　　利用该栅极结构以及该第一间隙壁作为注入掩模，对该半导体基底进行离子注入工艺，藉此于该栅极结构相对二侧的该半导体基底中形成源极区域与漏极区域；　　　　去除该第一间隙壁；　　　　于该半导体基底上形成应力覆盖层并覆盖该栅极结构、该衬垫层、该源极区域与该漏极区域；　　　　对该源极区域、该漏极区域与该应力覆盖层进行活化工艺；　　　　对该应力覆盖层进行蚀刻工艺，以暴露出该栅极结构、该源极区域与该漏极区域；以及　　　　进行自对准金属硅化物工艺，以于未覆盖有该应力覆盖层的该栅极结构、该源极区域与该漏极区域上形成金属硅化物层。

【技术实现步骤摘要】

本专利技术涉及一种金属氧化物半导体(metal-oxide-semiconductor; MOS) 晶体管的制作方法，尤其涉及一种具有应变硅(strained silicon)的金属氧化物 半导体晶体管的制作方法。本专利技术的特征在于先去除金属氧化物半导体晶体管的间隙壁，再于金属氧化物半导体晶体管上形成一应力覆盖层(cap stressed layer)来产生结构上应变，使金属氧化物半导体晶体管可以具有较高 的驱动电流(drive current),藉此提升半导体晶体管的操作效能。
技术介绍
随着半导体制造技术愈来愈精密，集成电路也发生重大的变革，使得 计算机的运算性能和存储容量突飞猛进，并带动周边产业迅速发展。而半 导体产业也如同摩尔定律所预测的，以每18个月在集成电路上增加一倍晶 体管数目的速度发展着，同时半导体工艺也已经从1999年的0.18微米、2001 年的0.13微米、2003年的90纳米，进入到2005年65纳米。而随着半导 体工艺进入深亚微米时代，在半导体工艺中如何提升金属氧化物半导体晶 体管的驱动电流已逐渐成为一热门课题。目前提升金属氧化物半导体晶体管的驱动电流的本文档来自技高网...

【技术保护点】
1.一种制作金属氧化物半导体晶体管的方法，包括： 提供半导体基底，且该半导体基底上具有栅极结构； 于该栅极结构相对二侧的该半导体基底中形成浅结源极延伸以及浅结 漏极延伸； 于该栅极结构的相对二侧壁形成衬垫层与第一间隙壁； 利用该栅极结构以及该第一间隙壁作为注入掩模，对该半导体基底进 行离子注入工艺，藉此于该栅极结构相对二侧的该半导体基底中形成源极 区域与漏极区域； 去除该第一间隙壁； 于该半导体基底上形成应力覆盖层并覆盖该栅极结构、该衬垫层、该 源极区域与该漏极区域； 对该源极区域、该漏极区域与该应力覆盖层进行活化工艺； 对该应力覆盖层进行蚀刻工艺，以暴露出该栅极结构、该源极区域与 该漏极区域...

【技术特征摘要】
1.一种制作金属氧化物半导体晶体管的方法，包括提供半导体基底，且该半导体基底上具有栅极结构；于该栅极结构相对二侧的该半导体基底中形成浅结源极延伸以及浅结漏极延伸；于该栅极结构的相对二侧壁形成衬垫层与第一间隙壁；利用该栅极结构以及该第一间隙壁作为注入掩模，对该半导体基底进行离子注入工艺，藉此于该栅极结构相对二侧的该半导体基底中形成源极区域与漏极区域；去除该第一间隙壁；于该半导体基底上形成应力覆盖层并覆盖该栅极结构、该衬垫层、该源极区域与该漏极区域；对该源极区域、该漏极区域与该应力覆盖层进行活化工艺；对该应力覆盖层进行蚀刻工艺，以暴露出该栅极结构、该源极区域与该漏极区域；以及进行自对准金属硅化物工艺，以于未覆盖有该应力覆盖层的该栅极结构、该源极区域与该漏极区域上形成金属硅化物层。2. 如权利要求1所述的制作金属氧化物半导体晶体管的方法，其中该 应力覆盖层包括有氧化硅层或氮化硅层。3. 如权利要求2所述的制作金属氧化物半导体晶体管的方法，其中该 氮化硅层的厚度介于100至200埃之间。4. 如权利要求1所述的制作金属氧化物半导体晶体管的方法，其中该 应力覆盖层包括有氧化硅层与位于该氧化硅层之上的氮化硅层。5. 如权利要求4所述的制作金属氧化物半导体晶体管的方法，其中该 氮化硅层的厚度介于100至200埃之间。6. 如权利要求1所述的制作金属氧化物半导体晶体管的方法，其中该 活化工艺包括对该源极区域与该漏极区域进行第 一退火工艺，以活化该源极区域与 该漏才及区i或；以及对该应力覆盖层进行第二退火工艺。7. 如权利要求1所述的制作金属氧化物半导体晶体管的方法，其中于该自对准金属硅化物工艺中，该应力覆盖层作为自对准金属硅化物阻挡层。8. 如权利要求1所述的制作金属氧化物半导体晶体管的方法，其中该 蚀刻工艺完全去除该应力覆盖层。9. 如权利要求1所述的制作金属氧化物半导体晶体管的方法，其中该 蚀刻工艺去除位于该半导体基底、该栅极结构、该源极区域与该漏极区域 上的该应力覆盖层，而保留位于该衬垫层上的该应力覆盖层来作为第二间 隙壁。10. 如权利要求1所述的制作金属氧化物半导体晶体管的方法，其中 该方法用以制作N型金属氧化物半导体晶体管。11. 如权利要求1所述的制作金属氧化物半导体晶体管的方法，其中 该方法用以制作P型金属氧化物半导体晶体管。12. 如权利要求11所述的制作金属氧化物半导体晶体管的方法，其 中于形成该应力覆盖层之后，还包括对该应力覆盖层进行离子注入工艺的 步骤，以减少该应力覆盖层的伸张应力。13. —种制作金属氧化物半导体晶体管的方法，包括 提供半导体基底，该半导体基底上定义有第一有源区域、第二有源区域与第三有源区域，该第一、该第二与该第三有源区域上分别包括有至少 一栅极结构，各该栅极结构的相对二侧壁上包括有衬垫层，各该栅极结构 相对二侧的该半导体基底中具有源极区域与漏极区域；于该第一、该第二与该第三有源区域中的该半导体基底上形成应力覆 盖层并覆盖该些栅极结构、该些衬垫层、该些源极区域与该些漏极区域上；对该应力覆盖层进行第 一蚀刻工艺，以暴露出该第二有源区域中的该 栅极结构、该源极区域与该漏极区域；对该些源极区域、该些漏极区域与该应力覆盖层进行活化工艺；对该应力覆盖层进行第二蚀刻工艺，以暴露出该第 一有源区域中的该 栅极结构、该源极区域与该漏极区域；以及进行自对准金属硅化物工艺，以于该第 一与该第二有源区域中未覆盖 有该应力覆盖层的该些栅极结构、该些源极区域与该些漏极区域上...

【专利技术属性】
技术研发人员：李坤宪，黄正同，洪文瀚，丁世汎，郑礼贤，郑子铭，陈能国，许绍达，蔡腾群，黄建中，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：