半导体元件的制造方法与增进薄膜均匀度的方法技术

一种半导体元件的制造方法，先提供包括存储单元区与周边电路区的基底，基底上已形成第一介电层、第一导体层与掩模层，且掩模层、第一导体层、第一介电层与基底中已形成有多个隔离结构。存储单元区的隔离结构的图案密度大于周边电路区的隔离结构的图案密度。在周边电路区的基底上形成一层保护层。接着移除存储单元区的掩模层，并在基底上形成第二导体层。保护层与第二导体层具有约略相同的移除选择比。继而以隔离结构为终止层，移除部分第二导体层与保护层，然后移除部分隔离结构，并移除掩模层。而后在基底上依次形成第二介电层与第三导体层。

【技术实现步骤摘要】

本专利技术涉及一种集成电路的制造方法，且特别是涉及一种半导体元件的 制造方法以及增进薄膜均匀度的方法。
技术介绍
随着电脑与电子产品功能的加强，应用电路也日趋复杂，为强化元件速 度与功能，并且制造出轻、薄、短、小的电子产品，必须持续不断地提高元件的集成度(integration)，在单一芯片上形成多种功能不同的元件。为了适应各种不同的元件设计， 一般来说，在基底上各区域的隔离结构 的图案密度会有所差别。以存储元件为例，存储单元区的隔离结构的图案密 度，会大于周边电路区的隔离结构的图案密度。如此一来，往往会在之后进 行平坦化的步骤中，造成晶片表面薄膜均匀度不 一 的情形。图1A至图1C是绘示现有技术中一种存储元件与逻辑元件的制造流程 图。请参照图1A,基底100具有存储单元区103与周边电路区105。基底 100上设置有氧化层110与导体层120,隔离结构130设置于导体层120、氧 化层IIO与基底100中，且隔离结构130的顶面高于导体层120的顶面。在 基底IOO上形成一层共形的导体层140，覆盖住存储单元区103与周边电路 区105。由于周边电路区105的隔离结构图案密度较小，图案分布较为稀疏， 因此，导体层140在周边电路区105的导体层120上会形成下凹的情形。然后，请参照图1B，以化学机械研磨法将导体层140平坦化。由于周 边电路区105的导体层140原本就有下凹的情形，在平坦化工艺后，会产生 碟形凹陷143与尖角145。降低化学机械研磨法的效能，对于晶片表面的薄 膜均匀度造成不利的影响。接着，请参照图1C,移除部分隔离结构130,并依次形成栅间介电层 150与导体层160。图1C显示出由于周边电路区105的碟形凹陷143与尖角 145的轮廓，会导致后续形成的栅间介电层150与导体层160同样会有这样 的轮廓。此种高低起伏的轮廓不但会降低周边电路区105上元件的电性表现，也会造成后续工艺的麻烦。
技术实现思路
因此，依照本专利技术提供实施例的目的就是在提供一种半导体元件的制造 方法，可以提高晶片表面的薄膜均匀度。依照本专利技术提供实施例的另 一 目的是提供一种增进晶片表面薄膜平坦 度的方法，能够利用简单的方法达到提高均匀度的效果，并且对于制造工艺 获得良好的控制。本专利技术提出一种半导体元件的制造方法，先提供基底，基底包括了存储 单元区与周边电路区，基底上已形成有第一介电层、第一导体层与掩模层， 且掩模层、第一导体层、第一介电层与基底中已形成有多个隔离结构，其中， 存储单元区的隔离结构的图案密度大于周边电路区的隔离结构的图案密度。 然后在周边电路区的基底上形成一层保护层。接着移除存储单元区的掩模 层，并在基底上形成第二导体层。保护层与第二导体层具有约略相同的移除 选择比。继而以隔离结构为终止层，移除部分第二导体层与保护层，然后再 移除部分隔离结构与移除周边电路区的掩模层。而后在基底上依次形成一层 第二介电层与一层第三导体层。依照本专利技术实施例所述的半导体元件的制造方法，其中在周边电路区的 基底上形成保护层的步骤包括先在基底上形成共形的保护材料层，然后在周 边电路区的保护材料层上形成一层图案的光致抗蚀剂层，接着以图案的光致 抗蚀剂层为掩模，移除存储单元区的保护材料层。依照本专利技术实施例所述的半导体元件的制造方法，还包括以图案的光致 抗蚀剂层为掩模，移除存储单元区的掩模层。依照本专利技术实施例所述的半导体元件的制造方法，其中保护层与第二导 体层的材料包括多晶硅。依照本专利技术实施例所述的半导体元件的制造方法，其中以隔离结构为终 止层，移除部分第二导体层与保护层的方法包括化学机械研磨法。依照本专利技术实施例所述的半导体元件的制造方法，其中移除部分隔离结 构的方法包括湿式蚀刻法。依照本专利技术实施例所述的半导体元件的制造方法，其中第二介电层的材 料包括氧化硅-氮化硅-氧化硅。依照本专利技术实施例所述的半导体元件的制造方法，其中第 一介电层的材 料包括氧化硅。依照本专利技术实施例所述的半导体元件的制造方法，其中掩模层的材料包 括氮化硅。依照本专利技术实施例所述的半导体元件的制造方法，其中第三导体层的材 料包括掺杂多晶硅。依照本专利技术实施例所述的半导体元件的制造方法，其中在移除部分第二 导体层与保护层之后，周边电路区的第一导体层维持有平坦的表面。本专利技术提出一种增进薄膜均匀度的方法，适用于具有第一区与第二区的 基底，基底上已形成有介电层、第一导体层与掩模层，且掩模层、介电层与 基底中已形成有多个隔离结构，其中，第一区的隔离结构的图案密度大于第 二区的隔离结构的图案密度。此方法先在基底上形成一层保护层，然后移除 第一区的保护层与掩模层。接着在基底上形成一层第二导体层，第二导体层 与保护层具有约略相同的移除选择比。以隔离结构为终止层，移除部分第二 导体层与保护层。然后移除部分隔离结构。之后再移除第二区的掩模层，其 中，第二区的第一导体层维持有平坦的表面。依照本专利技术实施例所述的增进薄膜均匀度的方法，其中移除第 一 区的保 护层与掩模层的步骤包括先在第二区的保护层上形成图案的光致抗蚀剂层， 然后以图案的光致抗蚀剂层为掩模，移除第 一 区的保护层与掩模层。依照本专利技术实施例所述的增进薄膜均匀度的方法，其中保护层与第二导 体层的材料包括多晶硅。依照本专利技术实施例所述的增进薄膜均匀度的方法，其中以隔离结构为终 止层，移除部分第二导体层与保护层的方法包括化学机械研磨法。依照本专利技术实施例所述的增进薄膜均匀度的方法，其中移除部分隔离结 构的方法包括湿式蚀刻法。依照本专利技术实施例所述的增进薄膜均匀度的方法，其中介电层的材料包 括氧化硅。依照本专利技术实施例所述的增进薄膜均匀度的方法，其中掩模层的材料包 括氮化硅。本专利技术利用第二区上保护层的形成，覆盖住第二区的掩模层与第 一导体 层，之后才形成了第二导体层，因此，后续的平坦化工艺并不会产生碟形凹陷的情形。此种方法不但能够提高晶片表面薄膜的均匀度，有利于后续的工 艺，也可以提高第二区元件的电性表现。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举实 施例，并结合附图，作详细说明如下。附图说明图1A至图1C是绘示现有技术中一种存储元件与逻辑元件的制造流程图。图2A至图2F是绘示本专利技术实施例的一种半导体元件的制造流程图。 简单符号说明100、 200:基底 103、 203:存储单元区 105、 205:周边电3各区 110:氧化硅层 210:介电层120、 140、 160、 220、 250、 280:导体层130、 230:隔离结构150、 270:介电层223:掩模层225:沟道240:保护层245:图案的光致抗蚀剂层具体实施方式图2A至图2E是绘示本专利技术实施例的一种半导体元件的制造方法。 请先参照图2A,此半导体元件的制造方法例如是先提供基底200,基底 200包括存储单元区203与周边电路区205。基底200上已依次形成有介电 层210、导体层220与掩模层223。其中，基底200例如是硅基底。介电层 210的材料例如是氧化硅，其形成方法例如是热氧化法或化学气相沉积法。 导体层220的材料例如是非晶硅，其形成方法例如是化学气相沉积法。至于 掩模层223的材料例如是氮化硅、碳化硅或氮碳化硅，其形成方法例如是本文档来自技高网...

【技术保护点】
一种半导体元件的制造方法，包括：提供基底，该基底包括存储单元区与周边电路区，该基底上已形成有第一介电层、第一导体层与掩模层，且该掩模层、该第一导体层、该第一介电层与该基底中已形成有多个隔离结构，其中，该存储单元区的该些隔离结构的图案密度大于该周边电路区的该些隔离结构的图案密度；在该周边电路区的该基底上形成保护层；移除该存储单元区的该掩模层；在该基底上形成第二导体层，该保护层与该第二导体层具有约略相同的移除选择比；以该隔离结构为终止层，移除部分该第二导体层与该保护层；移除部分该隔离结构；移除该周边电路区的该掩模层；以及在该基底上依次形成第二介电层与第三导体层。

【技术特征摘要】
1. 一种半导体元件的制造方法，包括提供基底，该基底包括存储单元区与周边电路区，该基底上已形成有第一介电层、第一导体层与掩模层，且该掩模层、该第一导体层、该第一介电层与该基底中已形成有多个隔离结构，其中，该存储单元区的该些隔离结构的图案密度大于该周边电路区的该些隔离结构的图案密度；在该周边电路区的该基底上形成保护层；移除该存储单元区的该掩模层；在该基底上形成第二导体层，该保护层与该第二导体层具有约略相同的移除选择比；以该隔离结构为终止层，移除部分该第二导体层与该保护层；移除部分该隔离结构；移除该周边电路区的该掩模层；以及在该基底上依次形成第二介电层与第三导体层。2、 如权利要求1所述的半导体元件的制造方法，其中在该周边电路区 的该基底上形成该保护层的步骤包括在该基底上形成共形的保护材料层；在该周边电路区的该保护材料层上形成图案的光致抗蚀剂层；以及 以该图案的光致抗蚀剂层为掩模，移除该存储单元区的该保护材料层。3、 如权利要求2所述的半导体元件的制造方法，还包括以该图案的光 致抗蚀剂层为掩模，移除该存储单元区的该掩模层。4、 如权利要求1所述的半导体元件的制造方法，其中该保护层与该第 二导体层的材料包括多晶硅。5、 如权利要求1所述的半导体元件的制造方法，其中以该隔离结构为 终止层，移除部分该第二导体层与该保护层的方法包括化学机械研磨法。6、 如权利要求1所述的半导体元件的制造方法，其中移除部分该隔离 结构的方法包括湿式蚀刻法。7、 如权利要求1所述的半导体元件的制造方法，其中该第二介电层的 材料包括氧化硅-氮化硅-氧化硅。8、 如权利要求1所述的半导体元件的制造方法，其中该第一介电层的材料包括氧化硅。9、 如权利要求1所述的半导体元件的制造方法，其中该掩模层的材料 包...

【专利技术属性】
技术研发人员：林嘉柏，朱建隆，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]