半导体集成电路装置的制造方法制造方法及图纸

本发明专利技术防止在使用薄膜探针进行探针检查时损坏薄膜探针及作为检查对象的晶片，所述薄膜探针具有使用半导体集成电路装置的制造技术形成的探针。利用照相机等摄像机构获得晶片表面内的区域ＰＣＡ的图像，将已预先获得的正常芯片１０的图像与区域ＰＣＡ中的所有芯片１０加以比较，由此，判定区域ＰＣＡ中的所有芯片１０中是否产生异常形状，所述晶片表面内的区域ＰＣＡ包含刚进行探针检查后的芯片１０位于中央且挤压具挤压的区域ＯＧＡ。

【技术实现步骤摘要】
技术领城本专利技术涉及一种半导体集成电路装置的制造技术，尤其是涉及一种有效地用于将探 针卡的探针触碰到半导体集成电路装置的电极板上以对半导体集成电路进行电气检査 的技术。技术背景在日本专利特开2006—49599号公报(专利文献1)中，关于探测半导体晶片中的 具有凸起电极的半导体芯片记载了如下技术利用照相机拍摄刚与各探针接触后的各凸 起电极的状态，通过与基准数据进行比较来检测各凸起电极的周边形状(有无断裂)及 是否在凸起电极间产生有异物(碎屑)等，从而可快速地特别指定由探测引起的接触系 统不良或外观不良。专利文献l:日本专利特开2006—49599号公报
技术实现思路
[专利技术所欲解决的问题]作为半导体集成电路装置的检査技术有探针检查。所述探针检查包含确认探针是否 按照特别指定功能进行动作的功能测试、以及进行DC (Direct Current,直流)动作特 性及AC (Alternating Current,交流)动作特性的测试来辨别合格品/不合格品的测试等。 在探针检査中，根据从顾客的以晶片状态出货的要求、提高MCP (Multi-ChipPackage, 多芯片封装)的成品率观点考虑的KGD (Known Good Die,已知合格芯片)的保证要 求以及降低总制造成本等要求，使用有在晶片状态下进行探针检査的技术。近年来，随着半导体集成电路装置的多功能化的进展，在l个半导体芯片(以下， 仅称作芯片)上进行制作多个电路。而且，为了降低半导体集成电路装置的制造成本， 使半导体元件及布线小型化，縮小半导体芯片(以下，仅称作芯片)的面积，增加每一 张半导体晶片(以下，仅称作晶片)的获得芯片数。因此，不仅增加测试焊盘(焊盘) 数，而且縮短测试焊盘的配置间距，且也不断缩小测试焊盘的面积。随着如上所述的测 试焊盘的间距变窄，在所述探针检查中使用具有悬臂状探针的探测器时，难以将探针对准设置于测试焊盘的配置位置上。测试技术无法适应所述焊盘间距变窄的问题是极为严重的。即，即使可通过提髙光 刻法及蚀刻技术等半导体芯片制造技术，利用半导体元件的小型化来縮小集成电路部 分，但因难以使所述焊盘的间距变窄，所以难以有效地縮小整个芯片。本专利技术者对如下技术进行讨论通过使用具有探针的探测器，即使对测试焊盘的间 距狭窄的芯片也可实现探针检査，所述探针是使用半导体集成电路装置的制造技术所形 成的。其中，本专利技术者发现了如下另一问题。艮P，所述探针是片状薄膜探针的一部分，设置在与作为检査对象的芯片对向的薄膜 探针的主表面侧，所述片状薄膜探针是通过使用半导体集成电路装置的制造技术，将由 由等形成的晶片作为型材，实施沉积金属膜及聚酰亚胺膜及使所述各膜图案化等而形成 的。在作为型材的晶片上，选择性地对形成有探针的部分进行各向异性蚀刻，形成多个 侧面与底面(开口部)成约70.5°角度的四角锥形孔。所述孔的外形成为探针的外形。担心产生如下不良情况本专利技术者所讨论的探针的髙度为较低的15拜左右，因此 当在作为检査对象的半导体晶片(以下，仅称作晶片)上附着有异物时，所述异物与薄 膜探针接触而损坏探针及探针周边的晶片。而且，也担心如下不良情况因从作为检査 对象的晶片附着在薄膜探针上的异物再次与作为检査对象的晶片接触而损坏作为检査 对象的晶片。作为解决所述的不良情况的对策，专业人员定期停止探针检査装置，使用显微镜等 目测观察作为检查对象的晶片的表面，发现晶片表面的异常状态由此防止所述不良情况 的扩大。然而，产生如下不良情况每次为了便于专业人员进行目测观察都会停止探针 检查装置，因此，探针检查装置的运转率降低。而且，也产生如下不良情况因为通过 目测观察晶片表面，所以增大专业人员的疲劳。本专利技术的一个目的在于提供一种可在伴随着探针检査的半导体集成电路装置的制 造方法中可提髙制造成品率的技术。本专利技术的一个目的在于提供一种技术，其可防止在使用薄膜探针进行探针检査时损 坏薄膜探针及作为检査对象的晶片，所述薄膜探针具有使用半导体集成电路装置的制造 技术所形成的探针。本专利技术的一个目的在于提供一种不降低探针检査装置的运转率便可实施探针检查 的技术。根据本说明书的记述及随附图式可明确得知本专利技术的所述内容、其他目的及新颖特征。[解决问题的技术手段]以下简单说明本申请案中所揭示的专利技术中的代表专利技术的概要。1. 一种，其包括(a)供给半导体晶片的步骤，所述半导体晶片具有多个芯片形成区域，且所述多个芯片形成区域分别具有半导体集成电路以及与所述半导体集成电路电连接的多个电极；(b)供给探针卡的步骤，所述探针卡 具有可与所述半导体晶片的所述多个电极接触的多个接触端子；(c)供给摄像机构及标 准样品图像的步骤，所述摄像机构获得包含选自所述多个芯片形成区域中的1个第1芯 片形成区域的整个区域的第1区域的第1图像，所述标准样品图像是拍摄正常的所述芯 片形成区域而得的图像；(d)使所述探针卡的所述多个接触端子的前端接触到所述半导 体晶片中的所述第1芯片形成区域的所述多个电极，进行所述半导体集成电路的电气检 査的步骤(e)在所述(d)步骤后，利用所述摄像机构获得所述第1区域的所述第1 图像，且对所述第1图像中的所述第1芯片形成区域与所述标准样品图像中的所述第1 芯片形成区域加以比较的步骤；以及(f)当在所述(e)步骤中检测出所述第1图像中 的所述第1芯片形成区域、与所述标准样品图像中的所述第1芯片形成区域存在不同之 处时，自动停止对所述第1芯片形成区域以外的所述芯片形成区域进行所述(d)步骤 的步骤。2. 而且，一种，其包括(a)供给半导体晶片的步 骤，所述半导体晶片具有多个芯片形成区域，且所述多个芯片形成区域分别具有半导体 集成电路以及与所述半导体集成电路电连接的多个电极；(b)供给薄膜探针片及挤压机 构的步骤，所述薄膜探针片具有可与所述半导体晶片的所述多个电极接触的多个接触端 子，所述挤压机构用以使所述薄膜探针片的所述多个接触端子接触于所述半导体晶片的 所述多个电极；(c)供给摄像机构及标准样品图像的步骤，所述摄像机构获得包含第1 区域的第2区域的第1图像，所述第1区域包含选自所述多个芯片形成区域中的1个第 1芯片形成区域的整个区域，且平面对应于所述挤压机构，标准样品图像是拍摄正常的 所述芯片形成区域所得的图像；(d)利用所述挤压机构，使所述薄膜探针片的所述多个 接触端子的前端接触于所述半导体晶片中的所述第1芯片形成区域的所述多个电极，对 所述半导体集成电路进行电气检查的步骤；(e)在所述(d)步骤后，利用所述摄像机 构获得所述第1区域的所述第1图像，且对所述第1图像中的所述第1芯片形成区域与 所述标准样品图像中的所述第1芯片形成区域加以比较的步骤；以及(f)当在所述(e) 步骤中检测出所述第1图像中的所述第1芯片形成区域、与所述标准样品图像中的所述第1芯片形成区域的不同之处时，自动停止对所述第1芯片形成区域以外的所述芯片形成区域进行所述(d)步骤；且所述薄膜探针片具有绝缘膜以及多个第1布线，所述绝 缘膜形成在所述多个接触端子上且具有多个通孔，所述多个第1布线形成在所述绝缘膜 上且经由所述多个通孔与对应的所述多个接触端子电连接。 [专利技术的效果]以下简单说明通过本申请案所记载的专利技术中的代表i:明所获本文档来自技高网...

【技术保护点】
一种半导体集成电路装置的制造方法，其特征在于包括：（ａ）供给半导体晶片的步骤，所述半导体晶片具有多个芯片形成区域，所述多个芯片形成区域分别具有半导体集成电路以及与所述半导体集成电路电连接的多个电极，對所述半导体晶片获得有标准样品图像，且所述标准样品图像是拍摄包含所述多个芯片形成区域的所述半导体晶片的表面状态而得的图像；（ｂ）供给探针卡的步骤，所述探针卡具有可与所述半导体晶片的所述多个电极接触的多个接触端子；（ｃ）使所述探针卡的所述多个接触端子的前端，接触于选自所述半导体晶片中的所述多个芯片形成区域中的一个第１芯片形成区域的所述多个电极，由此对所述第１芯片形成区域的所述半导体集成电路进行电气检查的步骤；（ｄ）在所述（ｃ）步骤后，获得拍摄所述半导体晶片的表面状态而得的第１图像的步骤，所述半导体晶片包含所述第１芯片形成区域及所述第１芯片形成区域外侧的第２芯片形成区域；以及（ｅ）在所述（ｄ）步骤后，将所述第１图像中的所述第１及第２芯片形成区域、与所述标准样品图像中的所述第１及第２芯片形成区域加以比较的步骤。

【技术特征摘要】
JP 2007-2-16 2007-0369181.一种半导体集成电路装置的制造方法，其特征在于包括(a)供给半导体晶片的步骤，所述半导体晶片具有多个芯片形成区域，所述多个芯片形成区域分别具有半导体集成电路以及与所述半导体集成电路电连接的多个电极，對所述半导体晶片获得有标准样品图像，且所述标准样品图像是拍摄包含所述多个芯片形成区域的所述半导体晶片的表面状态而得的图像；(b)供给探针卡的步骤，所述探针卡具有可与所述半导体晶片的所述多个电极接触的多个接触端子；(c)使所述探针卡的所述多个接触端子的前端，接触于选自所述半导体晶片中的所述多个芯片形成区域中的一个第1芯片形成区域的所述多个电极，由此对所述第1芯片形成区域的所述半导体集成电路进行电气检查的步骤；(d)在所述(c)步骤后，获得拍摄所述半导体晶片的表面状态而得的第1图像的步骤，所述半导体晶片包含所述第1芯片形成区域及所述第1芯片形成区域外侧的第2芯片形成区域；以及(e)在所述(d)步骤后，将所述第1图像中的所述第1及第2芯片形成区域、与所述标准样品图像中的所述第1及第2芯片形成区域加以比较的步骤。2. —种半导体集成电路装置的制造方法，其特征在于包括(a)供给半导体晶片的步 骤，所述半导体晶片具有多个芯片形成区域，且所述多个芯片形成区域分别具有半 导体集成电路以及与所述半导体集成电路电连接的多个电极；(b)供给探针卡的步 骤，所述探针卡具有可与所述半导体晶片的所述多个电极接触的多个接触端子；(c)供给摄像机构及标准样品图像的步骤，所述摄像机构获得包含选自所述多个 芯片形成区域中的一个第1芯片形成区域的整个区域的第1区域的第1图像，且所 述标准样品图像是拍摄正常的所述芯片形成区域而得的图像；(d)使所述探针卡的 所述多个接触端子的前端接触所述半导体晶片中的所述第1芯片形成区域的所述多 个屯极，來对所述半导体集成电路进行电气检查的步骤；(e)在所述(d)步骤后， 利用所述摄像机构获得所述第1区域的所述第1图像，且将所述第1图像中的所述 第1芯片形成区域与所述标准样品图像中的所述第1芯片形成区域加以比较的步 骤；以及(f)当在所述(e)步骤中检测出所述第1图像中的所述第1芯片形成区 域与所述标准样品图像中的所述第1芯片形成区域存在不同之处时，自动停.l卜.对所 述第l芯片形成区域以外的所述芯片形成区域进行所述(d)步骤的步骤。3. 根据权利要求2所述的半导体集成电路装置的制造方法，其特征在于在所述第l 图像中及所述标准样品图像中包含所述第1芯片形成区域以外的所述芯片形成区域的一部分或整个区域，且当检测出所述第1图像中的所述第1芯片形成区域以外的 所述芯片形成区域的一部分或整个区域与所述标准样品图像中的所述第1芯片形成 区域以外的所述芯片形成区域的一部分或整个区域存在不同之处时，自动停止对所 述第1芯片形成区域以外的所述芯片形成区域进行所述(d)步骤的步骤。4. 根据权利要求2所述的半导体集成电路装置的制造方法，其特征在于在所述(e) 步骤中，将所述第1图像中的所述第1芯片形成区域的整个区域与所述标准样品图 像中的所述第1芯片形成区域加以比较。5. 根据权利要求2所述的半导体集成电路装置的制造方法，其特征在于在所述(f) 步骤中检测出的所述不同之处是所述第1芯片形成区域上产生的异常形状或附着在 所述第1芯片形成区域上的异物，且所述异常形状或所述异物具有2拜以上的直 径。6. 根据权利要求5所述的半导体集成电路装置的制造方法，其特征在于所述异常形 状或所述异物具有10 Jim以上的直径。7. 根据权利要求5所述的半导体集成电路装置的制造方法，其特征在于所述探针卡 具备薄膜探针片以及挤压机构，所述薄膜探针片具有所述多个接触端子，所述挤压 机构用以使所述薄膜探针片的所述多个接触端子接触所述半导体晶片的所述多个 电极，且所述薄膜探针片具有绝缘膜以及多个第l布线，所述绝缘膜形成在所述多 个接触端子上且具有多个通孔，所述多个第l布线形成在所述绝缘膜上且经由所述 多个通孔与对应的所述多个接触端子电连接。8. 根据权利要求2所述的半导体集成电路装置的制造方法，其特征在于在分别对所述半导体晶片中的所有所述芯片形成区域进行所述(d)步骤后，或者，在分别对所选择的l个以上的所述芯片形成区域进行所述(d)步骤后，实施所述(e)步骤 及所述(f)步骤。9. 根据权利要求2所述的半导体集成电路装置的制造方法，其特征在于通过比较所 述第1图像及所述标准样品图像的各自的电子数据，来进行所述(e)步骤。10. 根据权利要求9所述的半导体集成电路装置的制造方法，其特...

【专利技术属性】
技术研发人员：冈山正男，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]