提供一种图像区域具有多个第一导电类型光电探测器的图像传感器，其包括：第二导电类型的衬底；跨越图像区域的第一导电类型的第一层；第二导电类型的第二层；其中第一层在衬底和第二层之间，并且多个光电探测器设置在第二层中并邻接第一层。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及图像传感器领域，更具体地，涉及具有为了降低 串扰而用与光电探测器的集电区相同导电类型的轻掺杂层的图像传 感器。
技术介绍
如本领域所熟知的，有源CMOS图像传感器典型地由像素阵列组 成。典型地，每个像素由光电探测器元件和一个或多个晶体管组成， 以读出表示光电探测器感知的光的电压。图la示出了用于有源像素 图像传感器的一种典型的像素布局。该像素由光电二极管光电探测器 (PD)、用来将光生电荷读出到浮置扩散区(FD)上的转移栅极(TG) 组成，该浮置扩散区(FD)将该电荷转变成电压。在信号从光电二极 管读出之前，复位栅极(RG)用于将浮置扩散区复位到电压VDD。源 跟随器晶体管的栅极(SF)连接到浮置扩散区，用来緩冲来自浮置扩散区的信号电压。该緩沖电压在V。UT通过用来选择要被读出的那行像素的行选择晶体管栅极(RS)连接到列通路(buss)(未示出)。由于对在给定光学格式内的越来越高的分辨率需求使得像素尺 寸越来越小，这使得保持器件的其它关键性能方面变得日益困难。具 体地，随着像素尺寸减小，像素的量子效率和串扰开始急剧恶化。(量 子效率下降并且像素之间的串扰增加)。串扰定义为未点亮的与点亮 的像素的信号比，并且可以表示为分数或百分比。因此，串扰表示不 能被在其下产生信号的像素收集的信号的相对量。最近，已说明了提 高量子效率的方法，但是以增加了串扰为代价。(参见美国专利 6,225， 670Bl中的图4)。可选地，已使用了用来图 <象浮散(blooming ) 保护的垂直溢出漏(VOD)结构，其以量子效率为代价降低了串扰(S. I画e等，A 3.25 M-pixel APS-C size C0MS Image Sensor, Eisoseiho Media Gakkai Gijutsu Hokoku (Technology Report, Image Information Media Association) Eiseigakugiko， vol.25,no.28, pp. 37-41， 2001年3月，ISSN 1342-6893.)。增加光电探测器的耗尽深度将会增加器件的收集效率，由此提高 量子效率和串扰性质。在过去，这已经通过降低制造探测器的体材料 的掺杂浓度实现了。然而，这种途径已经知道会导致降低电荷容量和 增加暗电流产生(由于体扩散成分增加)，由此降低了探测器的动态 范围和曝光宽容度。美国专利6， 297，070避免了这些特定的困难并描述了一种光电 探测器结构，其中光电二极管掺杂比在制造CMOS图像传感器中使用 的其它源和漏n-型掺杂剂更深。增加的耗尽深度增加了收集效率， 由此增加了量子效率同时减少了串扰。然而，在使用高能注入构建这 种结构时，n-二极管至p外延结深度(由此，耗尽深度)受用来阻挡 由器件的其它区的注入的掩模层(一般为光致抗蚀剂)厚度的限制。 因此，可以在该步骤中使用的最大抗蚀剂厚度和纵横比(抗蚀剂高度 比抗蚀剂开口)成为限制性因素。此外，在现有技术中，利用经由图lb和lc中的实例示出的单一 的、相对浅的注入，形成了钉扎(pinned)光电二极管的n型区。在 图ld中示出了由这种现有技术的空光电二极管产生的电位剖面。由 该图可以看到，该实例现有技术像素结构的耗尽深度(在电位梯度为 零的点上)仅为大约1. 2pm。在绿色和红色波长处，硅中的吸收深度 大于该耗尽深度。因此，大于该耗尽深度产生的栽流子，会横向扩散 进入相邻的光电位置，这有助于引起串扰。因此，在本领域内需要在没有影响其它成像性能特征且没有上述 制造难点的情况下，提供能够同时提高量子效率和串扰属性的结构。
技术实现思路
本专利技术要克服上面列出的一个或多个问题。简而言之，根据本发 明的一个方面，本专利技术在于提供一种带有具有多个第一导电类型光电 探测器的图像区域的图像传感器，包括第二导电类型的衬底；跨越 图像区的第一导电类型的第一层；第二导电类型的第二层；其中第一 层在衬底和第二层之间，并且多个光电探测器设置在第二层中并邻接 第一层。本专利技术的有利效果本专利技术具有下面的优点，提供一种没有影响其它成像性能特征能 够同时提高量子效率和串扰属性的结构。附图说明图la是现有技术图像传感器的顶视图； 图lb是现有技术图像传感器的二维掺杂； 图lc是现有技术图像传感器的掺杂剖面； 图ld是现有技术图像传感器的电位剖面； 图2是串扰对耗尽深度的图表； 图3是本专利技术的图像传感器的顶视图； 图4a是本专利技术的图像传感器的截面图； 图4b是本专利技术的光电探测器的中心下方的掺杂剖面； 图5是本专利技术的光电探测器的电位剖面；和 图6是用来说明本专利技术的典型商业实施例的普通消费者习惯的 数字相机的视图。具体实施方式在详细地讨论本专利技术之前，理解图像传感器中的串扰是有益的。 在这点上，把串扰定义为未点亮的像素与点亮的像素中的信号比，并 且可以表示为分数或百分数。因此，串扰表示没有被在其下产生信号 的像素收集的信号的相对量。在图2中示出了实例像素的串扰和内部 量子效率(没有来自覆盖光电探测器的任何层的反射或吸收损耗)与 耗尽深度之间的关系。串扰计算假设沿着一条线每隔一个像素(交错、 交叉的像素不被点亮)被点亮。假设650nm的波长，这是由于串扰在 波长越长时问题越大。由该图可以看出，增加耗尽深度能够有效地降 低串扰，同时能够增加量子效率。此外，这里使用的耗尽深度定义为 电位梯度为零时离表面最远的点。因此，由图2可以看出，对于现有技术的结构串扰为~ 36%，且 内部量子效率为~68%。由图2还可以看出，通过增加耗尽深度显著 降低了串扰。本专利技术描述了一种用于有源CMOS图像传感器的光电探测器结 构，该光电探测器结构具有扩展的耗尽深度，以增加量子效率并降低像素到像素的串扰，同时保留了良好的电荷容量和动态范围特征。图3中示出了结合了这种光电探测器结构的本专利技术的CMOS图像传感器 像素的顶视图，其形成顶视图并且看起来与图l相似。这是因为图3 的本专利技术包括没有在图1中示出的附加层，因为附加层在顶表面的下 方，因此从顶视图中不能看到(最显著的是第一和第二层)。虽然示 出的优选实施例包括由？_^++外延衬底内的p+钉扎(pinning)(顶 表面)层和n-型掩埋集电区构成的钉扎光电二极管，但是本领域的 技术人员应该理解，在没有偏离本专利技术的范围的情况下，可以使用其 它的结构和掺杂类型。例如，如果希望的话，则可以使用在p型衬底 中形成的简单的非钉扎n型二极管，或在n型衬底中形成的p型二极 管。还应该注意，为了清楚仅示出了本专利技术的图像传感器的一部分。 例如，虽然仅示出了一个光电探测器，可以具有多个以一维或二维阵 列排列的光电探测器。参考图3，示出了本专利技术的像素IO,其具有光电二极管光电探测 器(PD )、用来将光生电荷读出到浮置扩散区(FD )的转移栅极(TG )， 该浮置扩散区(FD)将该电荷转变成电压。在信号从光电二极管读出 之前，复位栅极(RG)用来将浮置扩散区复位到电压VDD。源跟随器 晶体管的栅极(SF)连接到浮置扩散区，用来緩冲来自浮置扩散区的 信号电压。该緩冲的电压在V0UT通过用来选择要被读出的那行像素 的行选择晶体管栅极(RS)连接本文档来自技高网...
【技术保护点】
一种图像区域具有多个第一导电类型光电探测器的图像传感器，包括： （ａ）第二导电类型的衬底； （ｂ）跨越图像区域的第一导电类型的第一层；和 （ｃ）第二导电类型的第二层； 其中第一层在衬底和第二层之间，并且多个光电探测器设置在第二层并邻接第一层。
【技术特征摘要】
【国外来华专利技术】US 2005-9-28 60/721,168;US 2006-6-15 11/453,3541.一种图像区域具有多个第一导电类型光电探测器的图像传感器，包括(a)第二导电类型的衬底；(b)跨越图像区域的第一导电类型的第一层；和(c)第二导电类型的第二层；其中第一层在衬底和第二层之间，并且多个光电探测器设置在第二层并邻接第一层。2. 根据权利要求1的像素传感器，其中光电探测器是第一和第二 导电类型的钉扎光电二极管。3. 根据权利要求1的像素传感器，其中第一导电类型是n-型且 第二导电类型是p-型。4. 根据权利要求1的像素传感器，进一步包括衬底和第一层之间 的第二导电类型的外延层。5. 根据权利要求1的像素传感器，其中在光电探测器下方第一层 被耗尽自由载...
【专利技术属性】
技术研发人员：EG斯蒂文斯，DN尼克尔斯，
申请(专利权)人：伊斯曼柯达公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。