用于成像器的垂直抗溢出控制和串扰减少的埋入式掺杂区制造技术

本发明专利技术提供一种在衬底（３０）中具有经图案化埋入式掺杂区（３３）的固态成像器装置（２０），所述掺杂区优选为ｎ＋掺杂区，其在固态成像器装置中收集多余电子，且因此减少串扰，最小化多余电子的溢出并减少暗电流，且本发明专利技术提供一种相应的制造方法。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及成像装置和用于形成成像像素单元的制造方法。
技术介绍
包含电荷耦合装置(CCD)和互补金属氧化物半导体(CMOS)的固态成像器装置普遍用 于光成像应用。成像器装置在单芯片上的像素阵列中通常含有成千上万个像素单元。像素单元将光 转换为电信号，然后可存储所述电信号且通过例如处理器的电子装置调用所述电信号。 可调用所述已存储的电信号以在(例如)计算机屏幕或可印刷媒体上产生图像。示范性CMOS成像电路、其处理步骤以及成像电路的各种CMOS元件的功能的具体 描述描述于(例如)第6,140,630号美国专利、第6,376,868号美国专利、第6,310,366号美 国专利、第6,326,652号美国专利、第6,204,524号美国专利以及第6，333，205号美国专利 中，每一专利均转让给麦克龙科技公司(Micron Technology, Inc)。上述专利中的每一者 的揭示内容在此以全文引用的方式并入本文中。固态成像器装置通常具有含有光传感器的像素单元阵列，其中当将图像聚焦于所述 阵列上时，每一像素单元产生与射到那个元件上的光线的强度相对应的信号。接着，这 些信号可用本文档来自技高网...

【技术保护点】
一种成像器，其包括：　　　　具有第一导电类型的衬底，其具有第一掺杂剂浓度水平；　　　　形成于所述衬底上的具有第一导电类型的外延层，其具有第二掺杂剂浓度水平；　　　　具有第二导电类型的掺杂区，其形成于所述外延层的至少一部分中；以及　　　　像素传感器单元阵列，其包括形成于所述外延层的第一表面处的多个像素单元。

【技术特征摘要】
【国外来华专利技术】US 2005-8-26 11/211,4901.一种成像器，其包括具有第一导电类型的衬底，其具有第一掺杂剂浓度水平；形成于所述衬底上的具有第一导电类型的外延层，其具有第二掺杂剂浓度水平；具有第二导电类型的掺杂区，其形成于所述外延层的至少一部分中；以及像素传感器单元阵列，其包括形成于所述外延层的第一表面处的多个像素单元。2. 根据权利要求l所述的成像器，其中所述衬底被掺杂为P+导电类型。3. 根据权利要求l所述的成像器，其中所述外延层被掺杂为P-导电类型。4. 根据权利要求3所述的成像器，其中所述掺杂区被掺杂为N+导电类型。5. 根据权利要求l所述的成像器，其中所述掺杂区形成于整个所述外延层中的所述阵 列下方。6. 根据权利要求1所述的成像器，其中所述成像器进一步包含分离所述像素单元阵列 中的所述多个像素单元的隔离区，且所述掺杂区被形成为所述隔离区下方的栅格。7. 根据权利要求4所述的成像器，其中所述掺杂区具有从约1><101()个离子/平方厘米到 约lxlO个离子/平方厘米的掺杂剂浓度。8. 根据权利要求4所述的成像器，其中所述掺杂区具有从约lx1013个离子/平方厘米到 约lxlO个离子/平方厘米的掺杂剂浓度。9. 根据权利要求1所述的成像器，其中所述成像器为CMOS成像器。10. 根据权利要求l所述的成像器，其中所述成像器为CCD成像器。11. 一种成像器，其包括具有第一导电类型的衬底，其具有第一掺杂剂浓度水平；形成于所述衬底上的具有第一导电类型的第一外延层，其具有第二掺杂剂浓度水 平；具有第二导电类型的掺杂区，其形成于所述第一外延层的至少一部分中； 形成于所述第一外延层上的具有第一导电类型的第二外延层，其具有第二掺杂剂 浓度水平；以及像素传感器单元阵列，其包括形成于所述第二外延层的第一表面处的多个像素单 元。12. 根据权利要求11所述的成像器，其中所述衬底被掺杂为P+导电类型。13. 根据权利要求11所述的成像器，其中所述第一外延层和第二外延层均被掺杂为P-导电类型。14. 根据权利要求11所述的成像器，其中所述掺杂区被掺杂为N+导电类型。15. 根据权利要求ll所述的成像器，其中所述掺杂区形成于整个所述第一外延层中。16. 根据权利要求14所述的成像器，其中所述掺杂区具有从约1><101()个离子/平方厘米 到约lxlO个离子/平方厘米的掺杂剂浓度。17. 根据权利要求14所述的成像器，其中所述掺杂区具有从约lxlO个离子/平方厘米 到约lxlO个离子/平方厘米的掺杂剂浓度。18. 根据权利要求11所述的成像器，其中所述掺杂区形成于整个所述外延层中的所述阵 列下方。19. 根据权利要求11所述的成像器，其中所述成像器进一步包含分离所述像素单元阵列 中的所述多个像素单元的隔离区，且所述掺杂区被形成为所述隔离区下方的栅格。20. 根据权利要求ll所述的成像器，其中所述成像器为CMOS成像器。21. 根据权利要求ll所述的成像器，其中所述成像器为CCD成像器。22. —种成像器，其包括-具有第一导电类型的衬底，其具有第一掺杂剂浓度水平； 具有第二导电类型的掺杂区，其形成于所述衬底层的至少一部分中； 形成于所述衬底上的具有第一导电类型的外延层，其具有第二掺杂剂浓度水平； 以及像素传感器单元阵列，其包括形成于所述外延层的第一表面处的多个像素单元。23. 根据权利要求22所述的成像器，其中所述衬底和所述外延层均被掺杂为P-导电类 型。24. 根据权利要求22所述的成像器，其中所述掺杂区被掺杂为N+导电类型。25. 根据权利要求22所述的成像器，其中所述掺杂区形成于整个所述衬底中。26. 根据权利要求22所述的成像器，其中所述成像器进一步包含分离所述像素单元阵 列中的所述多个像素单元的隔离区，且所述掺杂区被形成为所述隔离区下方的栅 格。27. 根据权利要求24所述的成像器，其中所述掺杂区具有从约lxl(^个离子/平方厘米 到约lxlO个离子/平方厘米的掺杂剂浓度。28. 根据权利要求22所述的成像器，其中所述成像器为CMOS成像器。29. 根据权利要求22所述的成像器，其中所述成像器为CCD成像器。30. —种处理器系统，其包括具有第一导电类型的衬底，其具有第一掺杂剂浓度水平；形成于所述衬底上的具有...

【专利技术属性】
技术研发人员：弗雷德里克T布雷迪，理查德A毛里松，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US[美国]