存储单元及其制造方法技术

存储单元及制造存储单元的方法，其包括沉积于基片上的绝缘材料、形成于绝缘材料内的底电极、沉积于底电极上并且其中的至少一个充当中间绝缘层的多个绝缘层。通孔被限定于中间绝缘层上的绝缘层内。沟道与牺牲分隔件一起产生，用于刻蚀。孔被限定在中间绝缘层内。除去中间绝缘层上的所有绝缘层，用相变材料填充整个残留的孔。在相变材料上形成上电极。

【技术实现步骤摘要】

[0001本专利技术涉及计算机存储器，更具体而言涉及非易失性相变化存储器件。技术背景[0002计算机存储器分两个大组别非易失性存储器和易失性 存储器。恒定输入能量以保留信息对于非易失性存储器不是必要的， 但对于易失性存储器是必需的。非易失性存储器件的实例是只读存储 器、闪存电可擦写只读存储器、铁电随机存储器、磁随机存储器和相 变存储器。易失性存储器件的实例包括动态随机存储器(DRAM)和静 态随机存储器(SRAM)。本专利技术涉及相变存储器。在相变存储器中， 信息被存储在可以被处理成不同相的材料中。上述相的每一个显示出 可以用于存储信息的不同电特性。非晶和晶体相通常是用于位存储的 两相(l，s和O，s),这是由于他们在电阻方面具有可探测的差别。具体 而言，非晶相具有比晶体相更高的电阻.0003玻璃硫属化物是通常被用作相变材料的一组材料。该组 材料包含石危族元素(周期表族16/VIA)和正电性较大的元素。硒(Se)和 碲(Te)是用于在生成相变存储单元时产生玻璃硫属化物的族中的两种 最普通的半导体。这样的一个实例是Ge2Sb2Tes(GST)、SbTe和In2Se3。 然而，有些相变材料不使用硫族元素，诸如GeSb。因此，各种材料 可以用在相变材料单元中，只要它们保留分开的非晶和晶体状态。0004相变材料中的非晶和晶体相是可逆的。如图1中所示， 这是通过形成与绝缘材料106排列成行的通孔104而达到的。下电极 102(也称为源)形成于相变材料107的下方，上电极101(也称为漏) 形成于相变材料107的上方。这允许电脉沖在将电力从源102施加到漏IOI上时穿越相变材料.由于欧姆加热，相变材料107改变其相。 拖尾边缘处具有快速过渡的相对强度较高、持续时间较短的电流脉冲 导致相变材料107快速熔化和冷却。相变材料107不具有形成有序晶 体的时间，因此产生了非晶固相。强度相对较低、持续时间较长的脉 沖允许相变材料107加热并緩慢冷却，因此结晶成晶体相。调整脉冲 强度和持续时间以产生用于存储单元中多位存储的不同的电阻是可 能的。[0005通过施加强度不足以编程的脉冲对相变单元进行读，即 改变材料107的相。那么，该脉冲的电阻可以被读作1或0。承载 更大电阻的非晶相通常被用于表示二进制数0。承栽较低电阻的晶体 相可以用于表示二进制数1。在具有不同电阻的单元中，相可以用于 表示，例如，00、 01、 10和11。
技术实现思路
[0006本专利技术一个代表性的方面是形成存储单元的方法。形成 存储单元的方法开始于标准的制程前端(FEOL)晶片，即通常在基片 上形成多个绝缘层。底电极形成于绝缘层的至少一个内。通孔通过刻 蚀穿过位于底电极上绝缘层的至少一个而被限定。通孔和底电极通过 至少一个中间绝缘层被分开。牺牲分隔件形成于中间绝缘层上的通孔内。具有比通孔直径小的直径的沟道被限定在牺牲分隔件壁内。在牺 牲分隔件下方和底电极上方的中间绝缘层内产生孔，使得沟道穿过中 间绝缘层延续到底电极。然后，去除牺牲分隔件并将相变材料沉积到 孔内部，将整个孔填满。最后，将上电极沉积到相变材料上。[0007本专利技术的另一个代表性的方面是存储单元。存储单元包 括基片、形成于基片上的绝缘层、形成于绝缘层内的底电极、底电极 上方的绝缘层内的孔、形成于孔内的相变材料，相变材料将整个孔填 满，并且上电极形成于相变材料上。[0008本专利技术的另 一个代表性的方面是包括具有至少一个存储 单元的一个或多个存储单元的集成电路，存储单元包括基片、形成于基片上的绝缘层、形成于绝缘层内的底电极、底电极上方的绝缘层内 的孔、形成于孔内的相变材料，相变材料将整个孔填满，并且上电极 形威于相变材料上。另外，可以对上电极进行构图，以用于位线连接。附图说明[0009图l是本专利技术的存储单元的横切面图。[0010图2是具有绝缘层的FEOL晶片的横切面图。[00111图3是绝缘层内的通孔和底切的产生的横切面图。00121图4是示出绝缘材料沉积到通孔内的横切面图。[0013图5是牺牲分隔件的产生的横切面图。[0014图6是孔的产生的横切面图。0015图7A和7B是示出绝缘层的去除的横切面图。[0016图8A和8B是示出相变材料和上电极的沉积的横切面图。具体实施方式[0017此处参照本专利技术的实施例对本专利技术进行描述。对图l-8 的参照贯穿整个本专利技术的描述。在参照附图时，对全文中所显示的相 似的结构和元件，用相似的参考号表示。[0018图1示出了由本专利技术所设计的代表性的存储单元102的 横切面图。代表性的存储单元102包括绝缘层104、底电极106、中 间绝缘层108、包括相变材料110的中间绝缘层内的孔114、上电极 112。存储单元102通常形成于具有金属氧化物场效应晶体管 (MOSFETs)(未显示)的基片上。可以结合本专利技术使用本领域技术人员 所知的其他开关器件，诸如结式FETs和双极结式晶体管。[0019图2中显示了具有绝缘层沉积的起始制程前端(FEOL)晶 片的代表性实施例。代表性FEOL晶片包括绝缘层104。绝缘层104 可以包括但不限于二氧化硅(Si02)。底电极106可以是但不限于氮化钛 (TiN)、 钨(W)，银(Ag)，金(Au)，或铝(A1)。[0020在本专利技术的特殊实施例中，绝缘层104和底电极106的厚度大于50nm。底电极的尺寸是这样的其直径比孔114(见图l)的 直径加上用于覆盖(overlay)的公差大，以便形成充分的电接触。在特 殊实施例中，底电极106的直径为至少80nm。[0021沉积在起始FEOL晶片上的绝缘层为中间绝缘层108、 二氧化硅层202、以及上绝缘层204。中间绝缘层108可以包括但不 限于氮化硅(SiNJ。 二氧化硅层202也可以包括但不限于非晶硅/多晶 硅(Si)或对中间绝缘层108来说可以被选择性地去除的任何材料。上 绝缘层204也可以包括氮化硅。绝缘材料SK)2和SiNx可以顺序地或 分别地形成于一个等离子增强的化学气相沉积(PECVD)腔内。在本发 明的特殊实施例中，中间绝缘层108大约为30 nm厚，二氧化硅层202 大约为250 nm厚，上绝缘层204大约为30 nm厚。本专利技术还考虑到 替代的绝缘材料可以用于本专利技术的绝缘层104,诸如碳氧化硅(SiOC)。 中间绝缘层108和上绝缘层204也可以包括替代的绝缘材料。替代的 绝缘材料的一个实例是前面提到的Si02和SiNx、氧化铝(Ah03)、五 氧化钽(Ta20s)，等等。另外，SiO2层202可以包括多晶硅/非晶硅。[0022在具有绝缘层沉积的起始FEOL晶片的替代实施例中， 晶片包括二氧化硅绝缘层104、底电极106、中间绝缘层108、 二氧化 硅层202和上绝缘层204。底电极106可以是但不限于氮化钽或鴒。 中间绝缘层108可以包括但不限于SiNx。 二氧化珪层202可以包括但 不限于二氧化硅，并可以包含可以对中间绝缘层来说可以被选择性地 去除的任何材料。上绝缘层204可以包括但不限于氮化硅。[0023从图2开始并转向图3，通孔302被刻蚀入二氧化硅层 202和上绝缘层204。通孔302止于中间绝缘层108。可以通过首先在 上绝缘层204和硅层202上利用光刻本文档来自技高网...

【技术保护点】
一种形成存储单元的方法，该方法包括：在基片上方形成多个绝缘层；在绝缘层的至少一个内形成底电极；限定通过位于底电极上方的绝缘层中的至少一个的通孔，通孔与底电极通过至少一个中间绝缘层被分开；在中间绝缘层上方的通孔 内形成牺牲分隔件，牺牲分隔件包括直径小于通孔直径的沟道；限定通过位于牺牲分隔件下方和底电极上方的中间绝缘层的孔，使得沟道通过中间绝缘层延续到底电极；除去牺牲分隔件；将相变材料沉积在该孔内，相变材料填充整个孔；以及 在相变材料上方形成上电极。

【技术特征摘要】
US 2007-1-7 11/620,6711.一种形成存储单元的方法，该方法包括在基片上方形成多个绝缘层；在绝缘层的至少一个内形成底电极；限定通过位于底电极上方的绝缘层中的至少一个的通孔，通孔与底电极通过至少一个中间绝缘层被分开；在中间绝缘层上方的通孔内形成牺牲分隔件，牺牲分隔件包括直径小于通孔直径的沟道；限定通过位于牺牲分隔件下方和底电极上方的中间绝缘层的孔，使得沟道通过中间绝缘层延续到底电极；除去牺牲分隔件；将相变材料沉积在该孔内，相变材料填充整个孔；以及在相变材料上方形成上电极。2. 权利要求l的方法，进一步包括在绝缘层的至少一个内形成 底切，底切限定位于通孔上方的垂悬物。3. 权利要求l的方法，其中形成牺牲分隔件包括 在通孔内沉积牺牲分隔件层，牺牲分隔件层的保形沉积使得通过牺牲分隔件层来形成腔；以及刻蚀牺牲分隔件层，使得位于腔下方的区域在牺牲分隔件内形成脊。4. 权利要求l的方法，其中孔是管形的。5. 权利要求l的方法，其中孔的表面基本上是平面的。6. 权利要求l的方法，其中限定孔的中间绝缘层的侧壁基本上 垂直于中间绝缘层的上表面。7. 权利要求l的方法，其中限定孔的中间绝缘层的侧壁的直...

【专利技术属性】
技术研发人员：龙翔澜，林仲汉，马修J布雷维什，阿里间德罗G施罗特，埃里克A约瑟夫，罗格W齐克，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]