具有表面带的存储器与其形成方法技术

本发明专利技术是关于一种具有表面带的存储器，该存储器包括一沟渠电容（ｔｒｅｎｃｈ　ｃａｐａｃｉｔｏｒ）、一自我对准的表面带（ｓｅｌｆ－ａｌｉｇｎｅｄ　ｓｕｒｆａｃｅ　ｓｔｒａｐ）以及一金属氧化半导体晶体管，所述的沟渠电容位于一半导体基板中，所述的自我对准的表面带覆盖于所述的沟渠电容及其开口周围的主动区上，金属氧化半导体晶体管的源／漏极之一与所述的表面带相接，而另一则连接至一位线。本发明专利技术提供的具有表面带的存储器及其形成方法，可使动态随机存取存储元的尺寸压缩到６Ｆ↑［２］，此外，表面带的形成为自我对准，因此不需要额外的掩膜来形成表面带。

【技术实现步骤摘要】

本专利技术是有关于存储器，特别是有关于具有表面带的动态随机存取存储器(dynamic random access memory; DRAM)。
技术介绍
随着半导体制造制造工艺技术的演进，现有的先进制造工艺制造工艺已 进入100纳米以下的时代，而随制造制造工艺技术的演进，元件的缩小也越 发困难，对动态随机存取存储元(dynamic random access memory cell; DRAM cell)而言，尤为如此。表1所示为国际半导体技术蓝图(International Technology Roadmap for Semiconductors; ITRS)，从表1中可发现在2008年以后，动态随机存取存 储元的尺寸目标设定由原有的8f降为6F2。表1<table>table see original document page 4</column></row><table>图1A至图IL为传统具有埋藏带的沟渠式动态随机存取存储元的制造流 程图，其中，图1A至图1G的制造流程的细节会在后面详述，图IG为一半完成的沟渠电容，如图1本文档来自技高网...

【技术保护点】
一种具有表面带的存储器，其特征在于，该存储器包括：一沟渠电容，位于一半导体基板中；一自我对准的表面带，覆盖于所述的沟渠电容及其开口周围的主动区上；以及一金属氧化半导体晶体管，其源／漏极之一与所述的表面带相接，而另一则连接至一位线。

【技术特征摘要】
1.一种具有表面带的存储器，其特征在于，该存储器包括一沟渠电容，位于一半导体基板中；一自我对准的表面带，覆盖于所述的沟渠电容及其开口周围的主动区上；以及一金属氧化半导体晶体管，其源/漏极之一与所述的表面带相接，而另一则连接至一位线。2. 如权利要求1所述的具有表面带的存储器，其特征在于，所述的表面 带部分延伸至所述的沟渠电容内，且其深度大致为所述的源/漏极的深度。3. 如权利要求1所述的具有表面带的存储器，其特征在于，所述的沟渠电容包括一由所述的半导体基板的一沟渠内壁形成的下极板、 一附着于所述 的半导体基板的所述的沟渠内壁的介电层以及一填充于所述的半导体基板的所述的沟渠内的上极板。4. 如权利要求3所述的具有表面带的存储器，其中，所述的下极板为一 N型的扩散区，而所述的上极板为一掺杂过的多晶硅。5. 如权利要求4所述的具有表面带的存储器，其特征在于，所述的沟渠 电容还包括一氧化物颈圈包围所述的上极板，且其下缘与所述的下极板的边 缘切齐。...

【专利技术属性】
技术研发人员：张文岳，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]